多層電鍍法制備三維陶瓷基板技術(shù)研究

陳金祥，田 壯，程 浩，劉松坡

(1.西南科技大學(xué)材料科學(xué)與工程學(xué)院，四川綿陽 621010；2.武漢利之達(dá)科技股份有限公司，湖北武漢 430074)

隨著半導(dǎo)體器件可靠性的不斷提高，對芯片工作環(huán)境如濕氣、氧氣和污染物等要求越來越高。其中，水汽含量較高會對器件和線路層造成不利影響，一是降低器件電學(xué)性能穩(wěn)定性[1]，當(dāng)器件內(nèi)部水汽含量高而溫度較低時，水汽會在芯片或線路層表面結(jié)霜，進(jìn)而造成器件漏電流；二是降低器件可靠性。較高的水汽會對鋁(Al)造成腐蝕，導(dǎo)致電路開路[2]。器件壽命與水汽含量成負(fù)指數(shù)關(guān)系，即隨著封裝體內(nèi)部水汽含量的提高而迅速降低[3]。徐愛斌分別采用集成電路和分立器件進(jìn)行低溫耐濕老化實(shí)驗(yàn)，結(jié)果表明實(shí)驗(yàn)至500 h 時，集成電路累計(jì)失效達(dá)70.59%，晶體管累計(jì)失效達(dá)30.09%[4]。此外，若芯片或線路層上同時存在污染物時，在水汽作用下會形成電解液，發(fā)生電化學(xué)反應(yīng)，使芯片或線路受到腐蝕。此外，對于某些光電器件而言，氧氣、濕氣和灰塵等對其性能和壽命有很大影響。如深紫外LED 發(fā)出的深紫外線會催化芯片附近的氧氣形成臭氧，降低光效，水蒸氣也會腐蝕芯片，降低器件壽命[5]；對于激光器芯片，發(fā)光腔面的灰塵或污染物會引起激光聚集，導(dǎo)致腔面被燒毀；對于高頻晶振，外界溫度和濕度均會影響其振動頻率，增加器件不穩(wěn)定性，甚至導(dǎo)致停振[6]。因此，需采用含腔體結(jié)構(gòu)的三維陶瓷基板對上述光電芯片進(jìn)行封裝，杜絕外界因素干擾，為芯片提供穩(wěn)定的工作環(huán)境，從而提高器件可靠性和壽命，如圖1 所示。

圖1 (a)深紫外LED 氣密封裝結(jié)構(gòu)示意圖與(b)樣品Fig.1 (a)Schematic diagram of deep UV LED hermetic packaging and (b) packaged sample

目前，市場上常見的三維陶瓷基板為低溫/高溫共燒陶瓷基板(LTCC/HTCC)，采用絲網(wǎng)印刷在陶瓷胚片上制備金屬線路層，然后將多層生胚片堆疊后燒結(jié)而成。雖然LTCC/HTCC 基板集成度高，耐熱性好，但卻存在熱導(dǎo)率低、圖形精度差、成本高等不足[7-8]。為了降低三維陶瓷基板工藝成本，臺灣陽升公司采用多層燒結(jié)法制備了MSC(Multilayer Sintering Ceramic Substrate)基板[9]，首先制備厚膜印刷陶瓷基板，隨后通過絲網(wǎng)印刷將陶瓷漿料印刷于厚膜陶瓷基板上形成單層圍壩結(jié)構(gòu)，在低溫下(100～200 ℃，1 h 以上)進(jìn)行干燥形成圍壩胚層；隨后在胚層上繼續(xù)印刷陶瓷漿料并固化，直到圍壩胚體厚度達(dá)到要求，最后通過高溫?zé)Y(jié)成型。與HTCC/LTCC 相比，MSC 基板制備技術(shù)和工藝簡單，平面基板與圍壩結(jié)構(gòu)獨(dú)立燒結(jié)成型，成本較低。此外，由于圍壩與平面基板均為陶瓷材料，熱膨脹系數(shù)匹配，制備與使用過程中不會出現(xiàn)基板翹曲和脫層等現(xiàn)象，且圍壩經(jīng)高溫?zé)Y(jié)制備，與底部結(jié)合強(qiáng)度及自身強(qiáng)度較高。其缺點(diǎn)在于，下部陶瓷基板線路層與上部圍壩結(jié)構(gòu)均采用絲網(wǎng)印刷布線，圖形精度較低；同時因受絲網(wǎng)印刷工藝限制，所制備的MSC 基板圍壩厚度(高度)有限。因此MSC 三維陶瓷基板僅適用于體積較小、精度要求較低的電子器件封裝。為了提高三維陶瓷基板圍壩精度，臺灣某公司提出采用膠粘法制備DAC (Direct Adhesive Ceramic Substrate)三維陶瓷基板[10]，首先加工金屬環(huán)和DPC 陶瓷基板，然后通過粘接劑將兩者對準(zhǔn)貼合并在低熱條件下固化，實(shí)現(xiàn)金屬環(huán)與DPC 基板粘接。粘接法具有工藝簡單、成本低廉和易于批量生產(chǎn)等優(yōu)勢，且制備工藝溫度低，不會對DPC 基板線路層造成損傷。然而，由于有機(jī)粘膠耐熱性差，且為非氣密性材料，因此可靠性較低。

綜上所述，目前三維陶瓷基板難以滿足精度、成本及可靠性的應(yīng)用需求，亟需開發(fā)新型的三維陶瓷基板制備技術(shù)。電鍍陶瓷基板(DPC)是近年來研發(fā)的一種新型陶瓷電路板，具有導(dǎo)熱/耐熱性好、圖形精度高、可垂直互連等技術(shù)優(yōu)勢，廣泛應(yīng)用于半導(dǎo)體照明(白光LED)、殺菌消毒(深紫外LED)和高溫電子器件封裝[11]。考慮到DPC 陶瓷基板金屬線路層采用電鍍工藝制備，由于金屬鍍層厚度與電流密度和電鍍時間成正比，通過增加電流密度，延長電鍍時間，可以制備出厚度較大的金屬圍壩層，從而制備出具有腔體結(jié)構(gòu)的三維陶瓷基板。有鑒于此，本文提出采用多層電鍍技術(shù)制備含金屬圍壩的三維陶瓷基板(3DPC)，研究了其技術(shù)可行性及工藝條件對基板性能的影響。

1 理論分析與實(shí)驗(yàn)

1.1 理論分析

圖2 為DPC 陶瓷基板制備過程中圖形電鍍生長示意圖。電鍍開始時，銅原子沉積于金屬種子層表面，鍍層沿著干膜厚度方向生長(如圖2(a)所示)；電鍍一段時間后，鍍層厚度超過干膜厚度，鍍層沿著干膜表面生長(如圖2(b)所示)，這將導(dǎo)致線路層圖案變形，甚至引起短路。此外，由于干膜被鍍銅層覆蓋，在后續(xù)退膜時難以完全被刻蝕液去除。因此，干膜厚度被視為單次電鍍銅層最大厚度。一般而言，為了滿足器件氣密封裝需求，腔體深度(圍壩厚度)要求大于500 μm?？紤]到市場上干膜厚度有限(一般為40，50 和75 μm)，且厚干膜對曝光機(jī)也提出了更高需求，本研究提出采用多層圖形電鍍(貼干膜、曝光、顯影、電鍍增厚，然后重復(fù))提高圍壩厚度，制備出具有腔體結(jié)構(gòu)的三維陶瓷基板。

圖2 鍍層生長方向(a)干膜厚度和(b)干膜表面Fig.2 Electroplating layer grows along the direction of(a) dry film thickness and (b) dry film surface

電鍍過程中，陰極沉積銅的質(zhì)量遵守法拉第電解定律。具體而言，陰極上沉積銅和陽極上溶解銅的質(zhì)量與通過電鍍體系的電量成正比，如式(1)所示[12]。

式中:電流效率η=0.95；Δm為通過電鍍沉積在陰極或陽極消耗的銅質(zhì)量；電化學(xué)當(dāng)量K=1.186 g·A-1·h-1；Q為通過電鍍系統(tǒng)的電量；I為電鍍電流；t為電鍍時間。根據(jù)式(1)可推算出電鍍銅層厚度(σ)，如式(2)所示。

式中:s為陰極鍍層面積；i為電流密度，即單位陰極面積上電流大小，銅密度ρ=8.9 g·cm-3。將上述值代入式(2)并歸一化后，得式(3)，電鍍時間t由式(4)計(jì)算得到。

由式(3)和(4)可以看出，電流密度和電鍍時間是影響鍍層厚度的主要因素。由前述分析可知，單次鍍層厚度σ還受制于曝光機(jī)能力(實(shí)驗(yàn)所用曝光機(jī)最大干膜曝光厚度為150 μm)。為了提高制備效率，在陶瓷基板上一次貼兩層75 μm 干膜(總厚度約150 μm)，隨后進(jìn)行曝光；為了防止鍍銅層過厚而蓋住干膜，實(shí)際控制單次電鍍厚度σ為120 μm。此外，考慮到電流密度越大，電鍍時間越短，生產(chǎn)效率越高，但過高的電流密度會導(dǎo)致鍍層內(nèi)應(yīng)力增加，從而導(dǎo)致陶瓷基板翹曲。研究表明[13]，鍍層內(nèi)應(yīng)力隨電流密度的增加先降低后升高(如圖3 所示)，當(dāng)電流密度為1.5 A·dm-2時，鍍層內(nèi)應(yīng)力最小。因此，實(shí)驗(yàn)選用電流密度i為1.5 A·dm-2。將上述數(shù)值代入式(4)，得到電鍍時間t=363.6 min。為便于計(jì)時，本實(shí)驗(yàn)中單次電鍍時間選取為360 min。

圖3 電鍍層內(nèi)應(yīng)力與電流密度關(guān)系Fig.3 Relationship between the internal stress and electroplating current density

1.2 三維陶瓷基板制備

實(shí)驗(yàn)首先制備平面DPC 陶瓷基板，其工藝流程如圖4(a)所示。采用激光在陶瓷基片(96% Al2O3)上打孔，超聲清洗后通過濺射鍍膜制備種子層(Ti/Cu)，然后貼干膜、光刻、顯影得到金屬線路層，最后通過電鍍填孔及增加線路層厚度。與制備平面DPC 基板不同，接下來只需去除表面干膜，并不需要刻蝕種子層(便于后續(xù)電鍍生長銅圍壩)，如圖4(b)所示，其外圍環(huán)形結(jié)構(gòu)為電鍍圍壩層，內(nèi)部圓形圖案是線路層。

圖4 (a)DPC 陶瓷基板制備工藝流程圖；(b)DPC陶瓷基板示意圖Fig.4 (a) Process flow chart and (b) schematic diagram of DPC ceramic substrate

接下來采用多層圖形電鍍技術(shù)增厚銅圍壩，制備三維陶瓷基板[14]，如圖5 所示。具體工藝包括:(1)在上述DPC 陶瓷基板上貼干膜(兩層)，然后曝光、顯影，露出環(huán)形圍壩層；(2)電鍍增厚圍壩層；(3)表面研磨，提高電鍍銅層厚度均勻性；(4)重復(fù)上述(1)-(3)工序，獲得具有一定厚度的鍍銅圍壩；(5)去除干膜和金屬種子層；(6)表面處理采用化學(xué)鍍銀或鎳金層，提高陶瓷基板表面可焊性及抗氧化能力。

2 結(jié)果與討論

2.1 基板形貌與尺寸精度

按照上述工藝制備的三維陶瓷基板(3DPC)如圖6(a)所示。整個陶瓷基板上可一次性制備多個三維陶瓷基板單元，每個單元(尺寸為3.5 mm×3.5 mm)相互獨(dú)立，沿著陶瓷基片長度和寬度方向排列。圖6(b)為三維陶瓷基板截面圖，從圖中可以看出，上層圍壩由多層(多次)電鍍銅組成(厚度為700 μm 的銅圍壩，需要經(jīng)過6 次電鍍；此外，為便于后續(xù)封裝時固定石英玻璃片，還特地制備了臺階結(jié)構(gòu))。研究過程中，由于三維陶瓷基板為三明治結(jié)構(gòu)(銅層-陶瓷-銅層)，且上層電鍍銅圍壩厚度較大(一般大于500 μm)，為防止銅-陶瓷熱膨脹系數(shù)不匹配導(dǎo)致的基板翹曲，同時在陶瓷基片反面制備了電鍍銅層。

圖5 含鍍銅圍壩的三維陶瓷基板(3DPC)制備工藝流程圖Fig.5 Process flow chart of 3D ceramic substrate (3DPC)with plated copper dam

圖6 含鍍銅圍壩三維陶瓷基板(a)多陣列單元和(b)橫截面圖Fig.6 (a) Multi array element and (b) cross section of 3DPC with copper dam

在光電器件封裝過程中，一般使用焊接或粘接方法實(shí)現(xiàn)上部蓋板與下部基座(三維陶瓷基板)間固定?？紤]到圍壩表面粗糙度會對焊接/粘接性能造成一定影響，實(shí)驗(yàn)采用表面輪廓儀對圍壩表面粗糙度進(jìn)行了測量，結(jié)果如表1 所示。由結(jié)果可知，圍壩表面粗糙度平均值為311.49 nm，一定的粗糙度對熔融焊料或粘接劑有毛細(xì)吸附作用，促進(jìn)焊接/粘接層的潤濕鋪展，從而提升封裝質(zhì)量。

表1 圍壩表面粗糙度測量結(jié)果Tab.1 Measurement results of the surface roughness of electroplating dam

為了分析三維陶瓷基板圍壩結(jié)構(gòu)精度，在整板上隨機(jī)選取20 個三維陶瓷基板單元，采用激光共聚焦顯微鏡測量圍壩深度、直徑和間距。其中，圍壩深度、直徑和間距設(shè)計(jì)值分別為700，2550 和3500 μm，其平均差δ與標(biāo)準(zhǔn)差STD 按式(5)和(6)計(jì)算。其中，x為圍壩深度、直徑和間距設(shè)計(jì)值，xi為實(shí)際測量值。

圖7 為制備的三維陶瓷基板圍壩結(jié)構(gòu)精度測試結(jié)果。由圖中可知，圍壩(腔體)深度、直徑和間距誤差平均值分別為4.40，4.96 和7.93 μm。一般而言，芯片貼裝精度允許誤差范圍為±25 μm[15]，因此三維陶瓷基板圍壩精度在允許誤差范圍內(nèi)。此外，圍壩深度、直徑和間距標(biāo)準(zhǔn)差分別為5.16，5.58 和9.18 μm，均小于10 μm，樣品實(shí)測值都集中分布在設(shè)計(jì)值附近，三維陶瓷基板尺寸精度可滿足封裝應(yīng)用要求。這主要是因?yàn)殄冦~圍壩的輪廓及位置精度主要由光刻工藝決定，而每次電鍍完成后，還需要對基板表面進(jìn)行研磨，提高厚度均勻性，因此，采用多層電鍍法制備的三維陶瓷基板精度較高。

圖7 含鍍銅圍壩的三維陶瓷基板結(jié)構(gòu)尺寸精度Fig.7 Dimensional accuracy of 3DPC with electroplated copper dam

2.2 基板可靠性分析

為了評價三維陶瓷基板可靠性，實(shí)驗(yàn)采用多功能推拉力測試儀(DAGE-4000 Plus)，測試高溫烘烤前后三維陶瓷基板電鍍銅圍壩與下部DPC 基板間的剪切強(qiáng)度，并與采用環(huán)氧粘接法制備的三維陶瓷基板進(jìn)行對比。圖8 為兩種三維陶瓷基板剪切強(qiáng)度測試結(jié)果。由圖8(a)可知，多層電鍍法制備的三維陶瓷基板剪切強(qiáng)度為45.5 MPa，采用粘接法制備的三維陶瓷基板剪切強(qiáng)度僅為2.1 MPa；經(jīng)高溫烘烤(24 h@350 ℃)后，前者強(qiáng)度降至41.3 MPa(下降9.2%)，這主要是由于金屬銅與氧化鋁陶瓷間熱膨脹系數(shù)不匹配造成的，而后者剪切強(qiáng)度上升了28.6%，推測原因是高溫促進(jìn)了環(huán)氧膠固化。但粘接法制備的三維陶瓷基板在高溫烘烤后，粘接膠外溢到線路層上，會對封裝過程及器件性能造成不利影響，如圖8(b)所示。

圖8 (a)兩種三維陶瓷基板高溫烘烤前后剪切強(qiáng)度；(b)高溫烘烤后粘接法制備三維陶瓷基板樣品圖Fig.8 (a) Shear strength of two kinds of 3D ceramic substrates before and after high temperature baking；(b) 3D ceramic substrate samples prepared by adhesive bonding after high temperature baking

最后采用氦質(zhì)譜儀對三維陶瓷基板氣密性進(jìn)行了測試，結(jié)果如表2 所示。采用多層電鍍法制備的五組三維陶瓷基板樣品氣漏率均低于3×10-8Pa·m3·s-1(平均值為1.7×10-8Pa·m3·s-1)，具有良好氣密性，滿足光電器件氣密封裝需求。

綜上所述，采用多層電鍍法制備的三維陶瓷基板具有較高的圖形精度、圍壩結(jié)合強(qiáng)度以及可靠性(含氣密性)，可滿足高精度、高可靠器件氣密封裝需求，具有較大的市場潛力。

表2 多層電鍍?nèi)S陶瓷基板氣密性檢測結(jié)果Tab.2 Hermetic test results of multilayer electroplating 3D ceramic substrate

3 結(jié)論

為滿足光電器件氣密封裝需求，在電鍍陶瓷基板(DPC)基礎(chǔ)上，提出采用多層電鍍技術(shù)制備含金屬圍壩的三維陶瓷基板。分析和驗(yàn)證了該技術(shù)可行性，并研究了電鍍工藝對三維陶瓷基板性能的影響。結(jié)果表明，采用多層電鍍法制備的三維陶瓷基板，電鍍銅圍壩尺寸精度高(誤差控制在10 μm 以內(nèi))，結(jié)合強(qiáng)度大(常溫下高達(dá)45.5 MPa)，耐熱性好(經(jīng)350 ℃烘烤24 h 后結(jié)合強(qiáng)度仍高于40 MPa)，腔體氣密性好(一般為10-8Pa·m3·s-1量級)，有望在光電器件(如深紫外LED、VCSEL 激光器、加速度計(jì)、陀螺儀等)封裝中得到應(yīng)用。