基于FPGA的IRIG-B DC碼編碼設(shè)計與應(yīng)用

（北方信息控制研究院集團(tuán)有限公司 北斗事業(yè)部，江蘇 南京 211153）

0 引言

目前，我國廣泛采用的衛(wèi)星定位系統(tǒng)為北斗衛(wèi)星導(dǎo)航系統(tǒng)和全球衛(wèi)星定位系統(tǒng)（Global Positioning System，GPS），它們的作用在于為用戶提供精確的時間、定位信息。IRIG-B碼同步方式的準(zhǔn)確度和效率較高且工作方式靈活，因此被廣泛地應(yīng)用在工程上。IRIG-B碼包括直流B碼和交流B碼，本文采用的是直流B碼。

直流B碼是一種脈寬調(diào)制碼，一般將一個脈沖稱為一個碼元，碼元信號的周期為10 ms，一幀B碼包含100個碼元，即一幀B碼的周期為1s。其中，標(biāo)志位“P”用脈沖寬度為8 ms的碼元來表示，數(shù)字信號“1”用脈沖寬度為5 ms的碼元來表示，數(shù)字信號“0”用脈沖寬度為2 ms的碼元來表示。B碼中的信息包括年、月、日、時、分、秒等，且均用8421BCD碼表示，遵循低位在前，高位在后，個位在前，十位在后的排列。圖1為一幀B碼的具體格式，其中兩個“P”脈沖代表幀頭。

圖1 B碼幀格式

在本文方案中，單片機(jī)首先接收到的消息中包含的信息為日期和時間，消息格式如圖2所示。消息的每部分之間用逗號分隔開，如’$GPZDA，093857，18，05，2020，00，00*6C’。

圖2 消息格式

1 IRIG-B碼授時實現(xiàn)方案設(shè)計

單片機(jī)在接收到具有上文中圖2格式的消息后，首先，在特定位置提取消息中的年、月、日、時、分、秒等信息，并統(tǒng)一先按照平年由年、月、日的信息計算天數(shù)。接著，由年份信息判斷是否為閏年，若為閏年，則在計算出的天數(shù)上加1，否則保持不變。單片機(jī)輸出的消息格式為天數(shù)+時+分+秒的形式，并以ASCII碼的形式經(jīng)串口輸出至FPGA中，本文中串口的波特率為115200。以上文中提到的消息為例說明具體過程，消息’$GPZDA，093857，18，05，2020，00，00*6C’代表的天數(shù)為139，因此，單片機(jī)最后輸出的消息為’139093857’。

單片機(jī)完成信息提取及轉(zhuǎn)換后，F(xiàn)PGA經(jīng)串口讀取單片機(jī)輸出的9個ASCII碼，同時將每一個ASCII碼寫為二進(jìn)制的形式，且只保留低四位。以上文中單片機(jī)經(jīng)串口輸出的消息’139093857’為例說明過程，得到的36個比特按照秒、十秒、分、十分、時、十時、天、十天以及百天的格式，遵循低位在前，高位在后的原則可以被排列如下形式：111010100001 110010010000100111001000。IRIG-B碼要求最終的編碼格式如圖1所示，F(xiàn)PGA按照此編碼格式可生成100個碼元。參照直流B碼的標(biāo)準(zhǔn)，若碼元為0，則輸出占空比為25%的方波，若碼元為1，則輸出占空比為50%的方波，否則輸出占空比75%的方波。100個碼元的總顯示時間要求為1s，每個碼元方波顯示的持續(xù)時間為10 ms。當(dāng)碼元為0時，即高電平的持續(xù)時間為2 ms，低電平的持續(xù)時間為8 ms，其余碼元以此類推。

2 IRIG-B碼授時硬件實現(xiàn)

本文的硬件平臺采用的是單片機(jī)與FPGA相結(jié)合的模式。單片機(jī)采用的是基于高性能ARM Cortex-M4處理器的STM32F405RGT6，它擁有的ARM Cortex-M4 32位RISC處理器的編碼效率較高，且支持一套DSP指令，頻率高達(dá)168 MHz。STM32F405RGT6集成了高速嵌入式存儲器，如1 MB的閃存、192 KB的SRAM、4 KB的備份SRAM，以及連接到兩個APB總線、三個AHB總線和32位AHB總線矩陣的增強(qiáng)型I/O和外圍設(shè)備，即使在幾個高速外設(shè)同時工作的情況下，STM32F405RGT6也能高效執(zhí)行指令。STM32F405RGT6需要與ST-LINK V2燒錄器配合使用，將程序燒寫至樣機(jī)中。

FPGA硬件平臺基于Xilinx公司的K7系列芯片XC7K325TFFG676-2，其工作電壓為0.97～1.03 V，工作溫度為-40～100 ℃，最大時鐘頻率為1818 MHz，總RAM位數(shù)為16404480，CLB數(shù)量為25475，邏輯單元數(shù)為326080，支持高達(dá)1866 Mb/s的DDR3接口。除了以上特性之外，XC7K325TFFG676-2還擁有具有高精度和低抖動特性的時鐘管理模塊。

在FPGA實現(xiàn)過程中，F(xiàn)PGA的輸入時鐘為外部50 M晶振，將此時鐘分頻得到代表10 ms和1 ms的時鐘留待后續(xù)使用。首先，設(shè)置一個計數(shù)器來判斷9個ASCII碼是否完成接收，如果接收完畢，則將存儲在移位寄存器中的ASCII碼輸出。同時，由于FPGA接收的來自于單片機(jī)的數(shù)據(jù)形式為ASCII碼，因此，需要將此ASCII碼轉(zhuǎn)換為實際對應(yīng)的二進(jìn)制數(shù)據(jù)。接著，根據(jù)要求的編碼格式生成狀態(tài)機(jī)并設(shè)置不同的觸發(fā)條件生成不同的波形。圖3為程序燒寫至樣機(jī)后得到的結(jié)果波形圖，從圖3中可以看出接收到的消息為139093857。最后，得到的碼元為22111001012000…，2代表編碼格式中的“P”脈沖，可見實際結(jié)果與理論結(jié)果完全一致，由此可驗證方案和硬件實現(xiàn)的正確性和可行性。

圖3 FPGA波形圖

3 結(jié)語

本文提出的IRIG-B碼同步方案的實現(xiàn)采用單片機(jī)與FPGA相結(jié)合的方式，由硬件測試結(jié)果表明，其同步精度高，同步速度較快，穩(wěn)定性和可靠性較高，具有較高的工程應(yīng)用價值。