基于最小平方法的電表晶振補(bǔ)償研究

梁 捷，梁廣明，黃水蓮

(1、廣西電網(wǎng)有限責(zé)任公司計(jì)量中心，廣西 南寧 530023；2、南寧百會藥業(yè)集團(tuán)有限公司，廣西 南寧 530003)

0 引言

隨著智能電網(wǎng)的發(fā)展和電力市場化改革的不斷深化，對智能電表的技術(shù)要求從以往的單純電能量計(jì)量，逐步發(fā)展為可實(shí)現(xiàn)階梯和分時電量計(jì)費(fèi)，帶時標(biāo)存儲日月凍結(jié)數(shù)據(jù)以及需量疊加等多種高級應(yīng)用。許多功能的實(shí)現(xiàn)都依賴于電表準(zhǔn)確的時間同步技術(shù)〔1〕。故電表需要具備一個準(zhǔn)確的計(jì)時單元作為實(shí)時時鐘源，以作為各項(xiàng)與時間相關(guān)功能實(shí)現(xiàn)的基準(zhǔn)。這一計(jì)時單元不僅要求常溫條件下能夠準(zhǔn)確計(jì)時，在電表工作的整個溫度范圍內(nèi)的偏差也不能超過規(guī)定范圍〔2〕。如何保證該計(jì)時單元在整個溫度范圍內(nèi)時鐘的可靠性和準(zhǔn)確度，使電能表的日計(jì)時誤差能滿足南方電網(wǎng)技術(shù)規(guī)范要求，已成為時鐘芯片廠家和電能表廠家關(guān)注的問題。

本文從影響電能表晶振時鐘脈沖信號精度的因素出發(fā)，結(jié)合工程應(yīng)用中的性能要求，闡述了作為電能表常用時鐘源的晶振的頻率-溫度特性和常見的時鐘校正原理，探討了實(shí)現(xiàn)高精度晶振時鐘數(shù)字補(bǔ)償?shù)脑O(shè)計(jì)方案。最后通過實(shí)際案例驗(yàn)證了本文優(yōu)化策略的有效性。

1 晶振時鐘補(bǔ)償原理

1.1 晶振偏差特性分析

電能表在正常工作時，需要以一定周期計(jì)時的時鐘信號來確定在各時間段里系統(tǒng)各部件的工作安排，使得每個部件的工作能夠在同一節(jié)奏下協(xié)同進(jìn)行。而且，智能電表的分費(fèi)率和預(yù)付費(fèi)功能要求其日計(jì)時誤差在±0.5 s/d以內(nèi)，且在電池供電時須保證時鐘正常工作〔3〕?？紤]到電池的使用壽命，一般選擇低頻、低功耗的石英晶體振蕩器(以下簡稱晶振)作為實(shí)時時鐘(real time clock，RTC)信號源〔4〕。晶振由晶核和各種半導(dǎo)體組成，頻率特性主要由其內(nèi)部晶核決定，而晶核的晶體振動模式、頻率范圍和溫度特性等性能主要受其切割工藝影響。晶振按切割工藝通?？煞譃橐舨嫘?、AT切型、聲表面波型三種〔5〕，每種類型都具備特有的頻率范圍和溫度特性。目前電表、石英手表等計(jì)時設(shè)備中普遍采用頻率為32 768 Hz的低頻音叉晶振提供基準(zhǔn)計(jì)時脈沖，由于32 768=215，該晶振輸出信號經(jīng)過15次二分頻后正好是一秒〔6〕，其頻率-溫度特性曲線如圖1，表現(xiàn)為拋物線，在高溫和低溫時頻率偏差增大，在電能表-25℃～+60℃的極限工作溫度范圍內(nèi)很難滿足儀器儀表的精度要求。

圖1 音叉型晶振頻率-溫度特性曲線

此外，由于晶振生產(chǎn)工藝的差異，環(huán)境溫度變化，元器件老化等原因也會對其溫度等特性產(chǎn)生影響〔7〕，使其在使用時與基準(zhǔn)時鐘之間存在一定的偏差，該偏差會隨著使用時間增長而不斷累計(jì)增加，從而導(dǎo)致電能表出現(xiàn)日計(jì)時誤差超差等現(xiàn)象，故須對電表晶振進(jìn)行溫度校正。

1.2 晶振校正原理

晶振的校正方式可分為模擬補(bǔ)償和數(shù)字補(bǔ)償。模擬補(bǔ)償即硬件自校正，通過提高或調(diào)整晶振晶核本身、負(fù)載電容、電壓、應(yīng)力及優(yōu)化硬件拓?fù)浣Y(jié)構(gòu)等措施，以達(dá)到理想的精度。數(shù)字補(bǔ)償通過設(shè)置特定的補(bǔ)償寄存器(trim-register，TR)，使其在固定時間間隔內(nèi)增減時鐘脈沖個數(shù)進(jìn)行調(diào)整，從而達(dá)到補(bǔ)償?shù)哪康?。具體又包括調(diào)整高頻振蕩時鐘脈沖個數(shù)和低頻 32 768 Hz時鐘脈沖個數(shù)兩種方法。智能電表的常見時鐘芯片中，DS3231采用的是電容模擬補(bǔ)償，而RX-8025則采用數(shù)字補(bǔ)償。晶振低頻 數(shù)字補(bǔ)償原理如圖2所示。

圖2 晶體振蕩器低頻數(shù)字補(bǔ)償原理

如圖2，晶振低頻數(shù)字補(bǔ)償法通過修改預(yù)分頻器和調(diào)整TR的數(shù)值，可增減計(jì)數(shù)周期內(nèi)低頻32 768 Hz晶振的時鐘脈沖個數(shù)，從而影響計(jì)數(shù)器的秒進(jìn)位頻率〔8〕，例如STM32F1XX系列和STM32L1XX系列芯片正是采用此方法；SH79F642則是采用調(diào)整計(jì)數(shù)周期內(nèi)高頻振蕩時鐘個數(shù)的方法。相對高頻計(jì)數(shù)，低頻計(jì)數(shù)因脈沖頻率較低，晶振輸出脈沖周期不能成為系統(tǒng)工作周期的約數(shù)，故可能會在各工作周期內(nèi)增減不固定的低頻時鐘脈沖個數(shù)，從而因整體秒信號輸出不均勻而導(dǎo)致出現(xiàn)某計(jì)數(shù)周期內(nèi)的短時誤差。這雖對長時間的累積誤差影響較小，但如需秒輸出均勻，可通過高頻捕捉法修正，即在固定時間周期內(nèi)，使用高頻計(jì)數(shù)的定時器測量并計(jì)算周期內(nèi)的累計(jì)計(jì)時誤差，然后平均到每秒，根據(jù)每秒誤差，修改秒窗口定時器，比較寄存器數(shù)值，通過定時中斷方式輸出秒信號。無論是低頻補(bǔ)償還是高頻補(bǔ)償，其補(bǔ)償?shù)年P(guān)鍵都是獲取補(bǔ)償值并寫入數(shù)字校正模塊的TR中。

2 晶振數(shù)字補(bǔ)償方案研究

2.1 設(shè)計(jì)方案對比

在智能電表中，常見晶振低頻數(shù)字補(bǔ)償設(shè)計(jì)方案包括以下三種，表1對比了這三種方案的優(yōu)缺點(diǎn)。

表1 三種RTC補(bǔ)償方案對比

方案1：采用獨(dú)立時鐘芯片。該芯片自帶補(bǔ)償模塊，時鐘輸出精度穩(wěn)定、可靠，操作與應(yīng)用方便。但其不僅價格高、有悖于降本增效，而且芯片內(nèi)置的補(bǔ)償模塊必須通過I2C總線獲取日歷和基準(zhǔn)時間等相關(guān)信息，在電池供電環(huán)境下頻繁讀取，會增加額外功耗，減少電池使用壽命。

方案2：采用片上系統(tǒng)(system on a chip，SOC)+預(yù)設(shè)擬合曲線的RTC模塊。SOC〔9〕以獨(dú)立模塊的方式集成在微處理器(Microcontroller Unit，MCU)芯片上，片內(nèi)除了晶振數(shù)據(jù)交互接口模塊之外，還預(yù)設(shè)供應(yīng)商提供的溫度補(bǔ)償擬合曲線和溫度補(bǔ)償模塊，用戶只需頻偏校正，操作方便。但由于該方案需要定制對應(yīng)的晶體振蕩器，且更換晶體振蕩器須通過SOC供應(yīng)商修改預(yù)置擬合曲線，故兼容性較差。

方案3：SOC模塊同方案2集成在MCU芯片上，后期通過MCU校正。因SOC片內(nèi)既無溫度補(bǔ)償機(jī)制，也無預(yù)設(shè)的溫度補(bǔ)償擬合曲線，所以應(yīng)用時后期必須通過MCU控制時鐘來源、時鐘的分頻系數(shù)等方式進(jìn)行溫度補(bǔ)償?shù)刃Ｕ拍軡M足時鐘精度要求。補(bǔ)償算法對RTC精度影響較大。

綜合考慮應(yīng)用需求和成本，本文基于方案三采用最小平方法擬合晶振溫度特征曲線，對晶振因溫度影響而產(chǎn)生的時鐘頻率偏差進(jìn)行補(bǔ)償，以滿足時鐘輸出穩(wěn)定、高精度的要求。

2.2 基于最小平方法的電表RTC補(bǔ)償模型

首先建立晶振的實(shí)時時鐘誤差模型。晶振在秒脈沖的輸出過程中，與基準(zhǔn)時鐘存在一定的偏差。設(shè)第x(x∈N+)個晶振秒時鐘相對于基準(zhǔn)時鐘的偏差為

ΔTx=R+d(x-1)

(1)

式中：R為晶振第1個秒時鐘與基準(zhǔn)時鐘的偏差，即初始頻偏，該偏差主要與溫度有關(guān)，可根據(jù)圖1按式(2)進(jìn)行擬合。每個晶振秒時鐘輸出間隔與基準(zhǔn)時鐘間隔的偏差為d。

R=β(W)=f+gW+hW2

(2)

式中：W為晶振的環(huán)境溫度，可通過單片機(jī)自帶的溫度傳感器測量。f，g，h分別為R的二階多項(xiàng)式系數(shù)。

由等差數(shù)列的前x項(xiàng)和公式，晶振輸出的第x個秒時鐘相對于基準(zhǔn)時鐘的累計(jì)偏差θ(x)為

(3)

式中：a為晶振秒時鐘與基準(zhǔn)時鐘的初始偏差。令b=(d/2+R)，c=d/2，則由式(3)可得多項(xiàng)式形式的晶振時鐘誤差模型

y=θ(x)=a+bx+cx2

(4)

晶振秒時鐘與基準(zhǔn)時鐘的偏差y可結(jié)合補(bǔ)償方案進(jìn)行周期測量。

最小平方法常用于通過現(xiàn)有的樣本值對未知模型進(jìn)行參數(shù)估計(jì)，它的目標(biāo)是獲取一組系統(tǒng)參數(shù)，使得所估計(jì)的系統(tǒng)與實(shí)際系統(tǒng)的殘差平方和最小化〔10〕。

對測得的一組離散輸入數(shù)據(jù){(xi，yi)}(i=0,1，2，…，m)，為不失一般性，對n階多項(xiàng)式，由最小平方法?待辨識的參數(shù)序列E(a0，a1，a2，…，an)滿足

(5)

為使得E在可行域內(nèi)達(dá)到最小值，有

k=(0,1,2,…，n)

(6)

以矩陣形式表示為

ATAa=ATY

(7)

其中，

(8)

求解式(7)可得參數(shù)α的最佳估計(jì)值

α=(ATA)-1ATY

(9)

電表廠家執(zhí)行該方案的主要過程為：首先，對同類型、同批次或具有類似溫度特征曲線的晶振，通過溫度傳感器獲取一組晶振溫度-頻偏序列，然后采用最小平方法擬合初始頻偏模型的系數(shù)，并將該模型預(yù)置到MCU芯片中。電表運(yùn)行時，通過溫度傳感器測量晶振環(huán)境溫度，然后通過預(yù)置的初始頻偏模型計(jì)算初始頻偏。接著，讀取基準(zhǔn)時鐘計(jì)算歷史秒脈沖偏差，建立歷史偏差測量結(jié)果序列{(xi，yi)}，然后建立晶振的時鐘誤差模型并通過該序列估計(jì)模型參數(shù)α`={a、b、c}，接著根據(jù)該模型求得晶振在下一時段的時鐘累計(jì)誤差。最后，計(jì)算補(bǔ)償值寫入指定TR，再由計(jì)時模塊對晶振時鐘累計(jì)誤差進(jìn)行實(shí)時補(bǔ)償，可獲得高精度同步時鐘。

3 試驗(yàn)與驗(yàn)證

為了驗(yàn)證本文基于最小平方法的晶振時鐘數(shù)字補(bǔ)償方案的有效性，設(shè)計(jì)了時鐘精度的熱穩(wěn)定性試驗(yàn)和功耗試驗(yàn)。首先將應(yīng)用本文方案的芯片STM32F10和應(yīng)用方案1的獨(dú)立時鐘芯片DS3231分別裝入同廠家，同型號，同批次的南方電網(wǎng)規(guī)范的單相載波智能電表中。熱穩(wěn)定性試驗(yàn)時，電表為非通訊狀態(tài)，在參比頻率，額定電壓以及-45 ℃～+75 ℃的溫度范圍內(nèi)，通過電能表檢測裝置的日計(jì)時測試功能測量該批電表的秒脈沖輸出誤差，以此評估時鐘精度，測試結(jié)果如圖3所示。

圖3 不同方案電能表時鐘精度測試結(jié)果

由圖3可見，在測試溫度范圍內(nèi)，兩種方法測試結(jié)果的秒脈沖輸出誤差數(shù)據(jù)均分布在±0.4 s/d范圍內(nèi)，能滿足單相智能電能表技術(shù)規(guī)范中對日計(jì)時誤差在-25 ℃～+60 ℃的極限工作范圍內(nèi)不超過±0.5 s/d的要求，兩種不同的數(shù)字補(bǔ)償方式對時鐘精度的補(bǔ)償效果差別不大。此外，高溫70 ℃以上，方案1誤差的絕對值開始超過0.3 s/d，75 ℃時達(dá)到-0.32 s/d。而方案3在70 ℃以上時，誤差仍能保持在±0.3 s/d內(nèi)，表明方案3與方案1相比，在70 ℃～75 ℃的高溫環(huán)境影響下時鐘精度的熱穩(wěn)定性較好。

功耗試驗(yàn)時，在參比頻率，額定電壓以及-45 ℃～+75 ℃的溫度范圍內(nèi)，通過電能表功耗測試儀測量該批電表電壓線路的有功功率消耗，測試結(jié)果如圖4所示。

圖4 不同方案電能表功耗對比

由圖4可見，溫度超過35 ℃后，電能表功耗提升幅度較明顯，這是由于高溫時，集成電路中CMOS管的漏電流增加，會使得芯片的靜態(tài)功耗上升。兩種方案測試得的電表電壓線路總功耗均小于1.5 W，能滿足單相智能電能表技術(shù)規(guī)范中對電壓線路功耗不超過1.5 W的要求。在-45 ℃～+75 ℃溫度范圍內(nèi)，整體上看，方案3在各溫度下測得的功耗均低于方案一。方案3的平均功耗比方案一低約1.5%，但差距不大。這是由于方案1外置時鐘芯片的補(bǔ)償模塊為了進(jìn)行晶振時鐘頻率偏差數(shù)字補(bǔ)償，必須通過I2C總線獲取基準(zhǔn)時鐘等數(shù)據(jù)，頻繁讀取總線數(shù)據(jù)會增加額外功耗，而且多次數(shù)據(jù)讀取的過程也提高了受到外部干擾的信息安全風(fēng)險(xiǎn)。

4 結(jié)論

首先對電能表常用的計(jì)時單元，即晶振的頻率-溫度特性進(jìn)行分析，建立了晶振實(shí)時時鐘誤差模型，然后設(shè)計(jì)了基于最小平方法曲線擬合的晶振時鐘數(shù)字補(bǔ)償方案。案例測試結(jié)果表明，基于本文方案的電能表在工作范圍內(nèi)的時鐘精度可達(dá)到與獨(dú)立芯片同等的技術(shù)指標(biāo)，滿足電能表應(yīng)用的技術(shù)性能要求，驗(yàn)證了本文方案的有效性。同時本文方案運(yùn)行功耗稍低于獨(dú)立芯片，在降低智能電表線路損耗方面具有應(yīng)用價值。