基于自適應濾波器改進型 DSOGI并網鎖相環(huán)直流偏移消除方法

王浩成， 何 山，2， 陳小丹， 丁正龍， 王本廣

（1.新疆大學 電氣工程學院， 新疆 烏魯木齊 830049； 2.可再生能源發(fā)電與并網控制教育部工程研究中心，新疆 烏魯木齊 830049）

0 引言

隨著可再生能源在電網中滲透率不斷提高，并網型變流設備對鎖相環(huán)性能的要求也相應的提高[1]～[3]。 當電網發(fā)生故障時，互感器的非線性、A/D轉換誤差、模擬器件的溫度、零點漂移等因素均會導致直流偏移[4],[5]。 三相直流偏移不相等時會引起鎖相環(huán)的頻率和相位出現基頻波動[6]，[7]，從而影響并網變流設備的性能和穩(wěn)定性[8]。

目前， 針對鎖相環(huán)的直流偏移抑制方法有很多種。 文獻[9]提出基于正弦積分器的同步參考坐標鎖相環(huán)（SAI-PLL），它能夠抑制直流分量，但由于包含多次正弦積分運算， 增加了額外的計算負擔。 文獻[10]，[11]提出了基于復變陷波器的并網鎖相環(huán)消除直流偏移， 具有響應速度快與直流偏移抑制能力， 但對運算與內存要求較高。 文獻[12]，[13]提出了基于多延時信號消除的增強型鎖相環(huán)（MDSC-EPLL）。 文獻[14]設計了級聯延時信號消除法的鎖相環(huán)（CDSC-PLL）。 文獻[15]利用自適應濾波器延時消除鎖相環(huán)（APF-DSC-PLL），能夠加快濾除直流偏移。 上述鎖相環(huán)均可以有效消除直流偏移分量，但是延時消除（DSC）結構會導致動態(tài)特性降低。有學者提出改進型DSC 的并網鎖相環(huán)[16]可提高抑制直流偏移的動態(tài)性能，但是利用一階pade 等效變換延時函數時，會造成相位偏差，須要設計補償。 文獻[17]在雙二階廣義積分器鎖相環(huán)（DSOGI-PLL）中，增加低通濾波器通道用于消除直流分量， 但是采用低通濾波器會引起相位偏移。 文獻[18] 提出利用滑動平均濾波器（MAF）改進的DSOGI 鎖相環(huán)消除直流偏移，可克服傳統(tǒng)低通濾波器缺陷，提升動態(tài)性能，但是對于滑動窗寬度的選擇計算復雜。

本文提出了一種自適應低通濾波器改進的DSOGI 鎖相環(huán)，利用頻率自適應低通濾波器檢測并消除直流分量，引入自適應低通濾波器后，改善了低次諧波濾除特性。改進后的DSOGI 鎖相環(huán)不僅具有傳統(tǒng)DSOGI 鎖相環(huán)性能，同時還具備抑制直流偏移能力，最后通過仿真驗證了方法的正確。

1 鎖相原理分析

1.1 非理想三相電壓分析

非理想條件下的三相電壓為

αβ 坐標系下的非理想三相電壓為

由式（3），（4）可知，當三相直流偏移不相等時，存在直流分量。 諧波分量經Clark 變換后仍然存在。因此，還須要設計濾波器將直流分量和諧波分量濾除。

1.2 雙二階廣義積分器

二階廣義積分器（SOGI）在基準頻率變化的情況下濾除雜波， 且能夠對輸入信號進行90°滯后移相。 二階廣義積分器結構如圖1 所示。

圖1 二階廣義積分器框圖Fig.1 Block diagram of SOGI

圖中：V 為輸入信號；ω′為濾波器中心頻率；k為阻尼系數；V′，qV′為濾波后輸出的正交信號；ε為V 與V′之差；s 為拉氏變換算子。

由圖1 可得V′，qV′的傳遞函數D（s）和Q（s）幅值和相位的頻率特性分別為

二階廣義積分器在不同阻尼系數k 值下的響應幅頻特性如圖2 所示。

由圖2 可知， 利用SOGI 的選頻特性可提取基波頻率， 阻尼系數k 值減小時，SOGI 選頻特性增強，但系統(tǒng)帶寬變窄，降低系統(tǒng)的動態(tài)響應。 因此，確定阻尼系數k，須要綜合考量選頻特性與響應速度。

圖2 SOGI 的頻率特性Fig.2 Bode plots of D（s）and Q（s）

根據前文分析可知，當輸入信號的頻率ω 等于DSOGI 的中心頻率ω′時， 輸出信號V′與輸入信號V 具有相同的幅值和相位，qV′與V 具有相同的幅值，但是相位滯后90°。將其代入分解轉換矩陣消除負序分量， 構成雙二階廣義積分器。DSOGI-PLL 結構如圖3 所示。

圖3 雙二階廣義積分器鎖相環(huán)框圖Fig.3 Block diagram of double second order generalized integrator

圖中：ω0為電網基波頻率；θ 為鎖相輸出電壓相位；Ud+，Uq+分別為電壓正序分量在d，q 軸分量。

2 改進分析與設計

2.1 改進分析

由圖2 可知：D（s）具有帶通濾波特性，可認為D（s）將直流分量衰減為0；Q（s）為低通濾波特性， 根據SOGI 的頻率特性可假設其對直流分量的增益為

由式（7）可得DSOGI 濾波后的直流分量為

由于Q（s）具有低通濾波器特性，因而對直流成分抑制能力弱。 為保證基頻信號通過，Q（s）的截止頻率應高于基頻， 這導致基頻附近的低次諧波濾除效果不佳。 文獻[17]將誤差信號ε 經過低通濾波器提取直流分量后， 在qV′信號中將其減去，消除直流分量，但未對誤差進行補償。 在頻率波動時，DSOGI 鎖相環(huán)對低次諧波的濾波效果不佳。

2.2 改進設計

DSOGI 濾波結構決定其對直流偏移抑制能力弱，可先利用低通濾波器將直流分量濾除，再使用鎖相環(huán)鎖定相位，基本原理如圖4 所示。

圖4 直流偏移消除原理框圖Fig.4 Block diagram of dc offset removal

為了保證在頻率變化時能夠準確檢測出直流分量，本文利用文獻[15]提出的具有頻率適應性的低通濾波器， 設計了基于自適應低通濾波器改進的DSOGI 鎖相環(huán)，如圖5 所示。

圖5 基于自適應低通濾波器的DSOGI 鎖相環(huán)Fig.5 Adaptive low-pass filter DSOGI PLL

圖中， 將Clark 變換后的輸入信號Vα，Vβ通過自適應濾波消除直流分量， 該過程中由于濾波器產生了幅值衰減，需要通過圖中增益A 進行幅值補償和θshift進行相位偏移補償。

由圖5 可知，一階低通濾波器的傳遞函數為

式中：ωc為截止頻率， 利用低通濾波器提取出直流偏移后再與原信號做差，可消除直流分量，其傳遞函數為

由式（10）可知其結構為一階高通濾波器。 將s=jωf代入式（10）整理后，幅值衰減與相位偏移關系表達式為

為了確定式（9）的截止頻率ωc，利用鎖相環(huán)輸出的角頻率ω，設計圖5 的頻率適應反饋通道。為避免在初始條件下受到干擾，將ωc初始值設置為基頻50 Hz，引入低通濾波器LPF1更新ωc。 其中低通濾波器LPF1為

LPF1的截止頻率ωc1是固定的，根據文獻[15]可知，ωc1與鎖相環(huán)的響應速度成反比例關系，當截止頻率增加時，響應速度變慢，當截止頻率減小時，響應速度加快。 參考文獻[15]選擇ωc1為基頻的3 倍頻率， 所以本文選取LPF1的截止頻率ωc1為150 Hz。

為發(fā)揮DSOGI 的頻率適應性下的選頻特性，根據圖2 可確定出DSOGI 的阻尼系數k=0.707時，具有適中的響應速度且頻帶寬度為35 Hz。 該設計優(yōu)點是在不改變原有DSOGI 鎖相環(huán)的基礎上，通過增加自適應濾波器與補償環(huán)節(jié)，實現對直流分量的濾除。將式（10）代入DSOGI 傳遞函數式（5），（6），可得三階傳遞函數式為

由圖6 可見，在基頻附近二者帶寬基本一致，使Q′（s）具有帶通濾波特性，從而有效濾除直流分量。與Q（s）相比，在高頻部分具有更大的衰減，從而也增加了對諧波的抑制能力， 但會導致在基頻附近相位增加約45°， 因此須要增加相位補償環(huán)節(jié)。

圖6 改進前后的SOGI 的頻率特性對比圖Fig.6 Bode comparison chart of SOGI before and after improvement

3 仿真對比

為驗證本文理論的正確性， 在Matlab/Simulink 中搭建了DSOGI 鎖相環(huán)，將APF-DSOGI鎖相環(huán)、兩相靜止坐標下αβDSC 鎖相環(huán)的仿真模型進行對比驗證[12]，其中，傳統(tǒng)DSOGI 鎖相環(huán)與基于自適應低通濾波器的APF-DSOGI 鎖相環(huán)具有相同的阻尼系數k=0.707， 環(huán)路濾波器Kp=187，Ki=803 參數相同。設置了三相不平衡、含諧波、直流偏移、頻率突變、相位突變5 種非理想電網電壓條件進行鎖相環(huán)的驗證。仿真條件設定：初始電網電壓三相對稱，額定頻率為50 Hz，初始相位為0°，其有效值為220 V，仿真參數如表1 所示。

表1 仿真條件設置Table 1 Simulation condition setting

（1）三相不平衡

在0.1～0.3 s 加入幅值為120 V 的負序電壓，仿真結果如圖7 所示。

圖7 三相不平衡對比圖Fig.7 Three-phase unbalance comparison chart

由圖7 可知，0.16 s 后，3 種鎖相環(huán)輸出趨于穩(wěn)定。 αβDSC 鎖相環(huán)在調整時間內, 含有高頻波動；DSOGI 鎖相環(huán)引起頻率的超調量最大， 其值為3.6 Hz；APF-DSOGI 鎖相環(huán)具有適中的超調量與輸出頻率光滑。

（2）含諧波

在0.4～0.6 s 加入幅值為12 V 的3 次諧波和幅值為15 V 的9 次諧波， 仿真結果如圖8 所示。由圖8 可知，αβDSC 鎖相環(huán)的頻率與相位誤差均出現9 次諧波波動，αβDSC 鎖相環(huán)只能消除指定次諧波頻率[12]，當含有指定次以外的諧波時會引起較大誤差。 DSOGI 鎖相環(huán)的頻率出現低次諧波波動，驗證了DSOGI 鎖相環(huán)對低次諧波抑制能力不足。APF-DSOGI 鎖相環(huán)經過30 ms 的調整時間達到穩(wěn)定， 三者相比較APF-DSOGI 鎖相環(huán)具有較強抑制諧波的能力。

圖8 含諧波對比圖Fig.8 Low harmonic comparison chart

（3）含直流偏移

在0.7～0.9 s 對A，B，C 三相分別加入幅值為12，23，43 V 的直流電壓，仿真結果如圖9 所示。

圖9 含直流偏移對比圖Fig.9 DC offset comparison chart

由圖9 可知，DSOGI 鎖相環(huán)的頻率和相位偏差均出現了基頻振蕩，可見DSOGI 對直流偏移抑制能力弱。 在0.75 s 后，αβDSC 鎖相環(huán)與APFDSOGI 鎖相環(huán)頻率達到穩(wěn)定，因此具有抑制直流偏移的能力。

（4）頻率突變

在1.0～1.2 s，將頻率設置為55 Hz，仿真結果如圖10 所示。 由圖10 可知， 當頻率突變+5 Hz時，αβDSC 鎖相環(huán)的上升時間為40 ms。1.08 s 后，頻率都趨于55 Hz， 達到穩(wěn)定且相位誤差趨近于0。 因此，3 者均具有克服頻率突變的能力， 其中APF-DSOGI 的調整時間最短，具有較好的頻率適應性。

圖10 頻率突變對比圖Fig.10 Frequency mutation comparison chart

（5）相位突變

在1.3～1.5 s，將三相電壓的相位增加40°，仿真結果如圖11 所示。 由圖11 可知，αβDSC 鎖相環(huán)響應最慢， 在調整時間內頻率出現高頻波動。DSOGI 收斂速度最慢，1.37 s 后達到穩(wěn)定。 APFDSOGI 鎖相環(huán)在相位突變時的性能相對較好。

圖11 相位突變對比圖Fig.11 Phase mutation comparison chart

由圖7～11 可知，αβDSC 鎖相環(huán)引起的頻率偏差與相位誤差相對較小，但是αβDSC 鎖相環(huán)僅能抑制指定次諧波干擾，含有9 次諧波時，頻率與相位誤差均出現波動。αβDSC 鎖相環(huán)內含有二級級聯延時消除單元，所以調整時間較為固定，其值約為40 ms，但頻率輸出存在高頻波動，在發(fā)生頻率與相位突變時，響應速度較慢。 DSOGI 鎖相環(huán)響應快，同時所引起的偏差較大，需要的調整時間較長，直流偏移抑制能力弱。 APF-DSOGI 具有直流偏移抑制能力，與其他濾波器相比，具有諧波抑制效果較好、適中的調整時間與響應速度、頻率輸出較光滑、相位誤差較小的特點。從中也發(fā)現頻率與相位存在耦合關系， 在頻率波動時相位也會波動。

4 結論

本文研究了非理想電網電壓條件下DSOGI鎖相環(huán)的特性， 提出了具有直流偏移抑制能力的APF-DSOGI 鎖相環(huán)， 并設計了相應的補償環(huán)節(jié)。通過理論分析與仿真驗證，得出以下結論：①3 種鎖相環(huán)相比較，APF-DSOGI 鎖相環(huán)的頻率輸出具有適中的響應速度與超調量且頻率輸出光滑，可見APF-DSOGI 鎖相環(huán)的綜合性能優(yōu)于前兩者；②APF-DSOGI 鎖相環(huán)結構簡單， 動態(tài)特性較好，不破壞原有DSOGI 鎖相環(huán)結構， 運算量相對較低，具有工程實際價值。