陳榮伶,鄢秋榮,龔黎華
(南昌大學(xué) 信息工程學(xué)院,江西 南昌 330031)
我國現(xiàn)階段高等工程教育領(lǐng)域普遍存在一些問題,如工程人才培養(yǎng)與社會需求脫節(jié)、與“新業(yè)態(tài)”需求脫節(jié);開放辦學(xué)的程度不夠,缺乏真實(shí)的工程人才培養(yǎng)環(huán)境。因此,現(xiàn)階段高等教育對人才的培養(yǎng)難以滿足我國經(jīng)濟(jì)結(jié)構(gòu)轉(zhuǎn)型、升級對高級工程專業(yè)人才的需求[1-2]。
工程教育專業(yè)認(rèn)證在國際上已行之多年,是提高高等學(xué)校工程教育質(zhì)量的重要方法和途徑。工程教育專業(yè)認(rèn)證要求提升學(xué)生的創(chuàng)新能力。創(chuàng)新有三要素:知識、思考與實(shí)踐,其中知識是基礎(chǔ),思考是關(guān)鍵,實(shí)踐是根本。如何將知識傳授與實(shí)踐訓(xùn)練有效結(jié)合,做到“學(xué)中做”與“做中思”是工程教育工作者必須思考的問題。
隨著超大規(guī)??删幊唐骷﨔PGA (Field Programmable Gate Array)和人工智能技術(shù)的興起,以硬件描述語言完成電路設(shè)計的EDA(Electronic Design Automation)技術(shù)日益廣泛應(yīng)用于信號與信息處理、通信、自動控制等領(lǐng)域[3]。電子信息類專業(yè)中EDA 課程通常安排在大二下或大三上學(xué)期,為指定性選修課,在整個課程體系中承上啟下,起到非常關(guān)鍵的作用。EDA 課程實(shí)踐性、應(yīng)用性強(qiáng),強(qiáng)調(diào)培養(yǎng)學(xué)生獨(dú)立創(chuàng)新設(shè)計能力和工程實(shí)踐能力。因此,學(xué)好EDA 課程是電子工程師的必備要求。
對標(biāo)工程教育專業(yè)認(rèn)證標(biāo)準(zhǔn),EDA 課程教學(xué)模式存在四大問題[4]。
(1)教材內(nèi)容陳舊。教材內(nèi)容跟不上FPGA可編程技術(shù)的發(fā)展。目前高校EDA 教材講基本原理多、講應(yīng)用實(shí)例少、談新應(yīng)用少,難以滿足專業(yè)認(rèn)證中對知識的要求。
(2)教學(xué)手段單一。在教學(xué)手段上,采用多媒體教學(xué)。隨著教學(xué)改革不斷深入、課內(nèi)學(xué)時不斷減少,每節(jié)課的信息量巨大。學(xué)生精力需高度集中,久而久之,感到身心疲憊,影響學(xué)習(xí)效果。教學(xué)沒有吻合專業(yè)認(rèn)證“以學(xué)生為中心”的理念。
(3)實(shí)驗(yàn)內(nèi)容與工程應(yīng)用脫節(jié)。雖然是設(shè)計性實(shí)驗(yàn),但難度和綜合性小,與真實(shí)世界工程需求的EDA 硬件、程序設(shè)計過程相差甚遠(yuǎn)。從能力角度來說,缺少了工程設(shè)計環(huán)節(jié)的鍛煉,難以與工程應(yīng)用聯(lián)系起來,無法滿足專業(yè)認(rèn)證中畢業(yè)要求能力的達(dá)成,與“以產(chǎn)出為導(dǎo)向”理念不符。
(4)考核方式簡單、教學(xué)過程封閉。在課程教學(xué)考核手段上,缺乏階段性考核。教學(xué)過程缺乏互動和連續(xù)性,與專業(yè)認(rèn)證中“持續(xù)改進(jìn)”的理念不符。
鑒于工程教育專業(yè)認(rèn)證的需要,為進(jìn)一步深化工程人才培養(yǎng)改革,有必要改革EDA 課程的教與學(xué),把培養(yǎng)學(xué)生實(shí)踐能力、創(chuàng)新能力和解決實(shí)際工程問題能力等任務(wù)落在實(shí)處,滿足工程教育專業(yè)認(rèn)證的要求。
建立“層次化”教學(xué)體系。把EDA 技術(shù)的基本內(nèi)容與新技術(shù)、新知識融會貫通,把理論教學(xué)與實(shí)驗(yàn)教學(xué)統(tǒng)籌考慮。整個EDA 課程規(guī)劃為3 個層次[5]。
第一層次重知識能力。通過16 學(xué)時的理論課講授基于FPGA 的EDA 基本設(shè)計方法和基本模塊的實(shí)現(xiàn)原理。突出重點(diǎn),將組合電路模塊、計數(shù)器模塊、狀態(tài)機(jī)設(shè)計等EDA 設(shè)計基礎(chǔ)知識講深講透。
第二層次重實(shí)踐能力。引入設(shè)計性實(shí)驗(yàn)項(xiàng)目的實(shí)踐教學(xué),掌握層次化設(shè)計方法、LPM 定制方法和設(shè)計優(yōu)化方法。要求學(xué)生熟練使用Verilog HDL 硬件編程語言實(shí)現(xiàn)電路設(shè)計,掌握Matlab、Quartus II、Vivado等軟件平臺和Modelsim、SingalTap、Test Bench 等仿真工具的使用。
第三層次重創(chuàng)新能力[6]。結(jié)合EDA 技術(shù)發(fā)展新動態(tài),引入與當(dāng)前實(shí)際應(yīng)用緊密結(jié)合的綜合性工程設(shè)計實(shí)驗(yàn)項(xiàng)目,解決實(shí)際工程問題。實(shí)驗(yàn)必須是綜合的系統(tǒng),包含信號源、傳輸、存儲、變換、輸出等,鍛煉學(xué)生的自學(xué)能力、創(chuàng)新能力和解決實(shí)際工程問題的能力。
采用的教學(xué)手段以促進(jìn)學(xué)生達(dá)到學(xué)習(xí)成果為目標(biāo)[7]。
(1)理論與實(shí)驗(yàn)結(jié)合。前期根據(jù)理論教學(xué)的進(jìn)度同步設(shè)計常用模塊。例如,講授組合電路設(shè)計方法后,立即要求學(xué)生獨(dú)立設(shè)計全加器;講授計數(shù)器后設(shè)計和仿真分頻器和數(shù)碼管顯示;講授狀態(tài)機(jī)后則設(shè)計序列發(fā)生及檢測器。通過邊學(xué)邊做8 個學(xué)時的小實(shí)驗(yàn)讓學(xué)生掌握EDA 的設(shè)計方法和基本模塊的設(shè)計,為下一步的項(xiàng)目實(shí)驗(yàn)做好鋪墊。
(2)項(xiàng)目驅(qū)動。后期由教師結(jié)合課程組成員在研的科研項(xiàng)目、近幾年FPGA 競賽的題目、大學(xué)生創(chuàng)新訓(xùn)練項(xiàng)目及科研訓(xùn)練項(xiàng)目等,設(shè)計與工程應(yīng)用緊密相關(guān)的綜合創(chuàng)新性實(shí)驗(yàn)項(xiàng)目。由于綜合創(chuàng)新實(shí)驗(yàn)具有一定設(shè)計難度,能較好地鍛煉學(xué)生的終身學(xué)習(xí)能力、問題分析能力和解決實(shí)際工程問題的能力[8]。
(3)網(wǎng)絡(luò)平臺輔助教學(xué)。自制圖文并茂的電子課件和視頻微課,給學(xué)生提供一個自主學(xué)習(xí)的空間,拓展學(xué)習(xí)內(nèi)容的深度與廣度,真正做到“以學(xué)生為中心”。
(4)構(gòu)建開放型教學(xué)實(shí)驗(yàn)平臺。將開發(fā)板下發(fā)給學(xué)生,將實(shí)驗(yàn)場所拓展到教室之外,突破實(shí)驗(yàn)的時空限制,提高學(xué)生的實(shí)踐興趣。
(5)建立聯(lián)合實(shí)驗(yàn)室。通過與EDA 科技公司建立校企合作,建立NI 圖形化系統(tǒng)設(shè)計聯(lián)合實(shí)驗(yàn)基地、Xilinx FPGA 綜合創(chuàng)新聯(lián)合實(shí)驗(yàn)室、ALTERA EDA/SOPC 聯(lián)合實(shí)驗(yàn)室、TI 聯(lián)合創(chuàng)新實(shí)驗(yàn)室及羅德&施瓦茨聯(lián)合實(shí)驗(yàn)室,選派學(xué)生參加企業(yè)論壇、參加企業(yè)組織的設(shè)計競賽、邀請企業(yè)工程師來校講座或培訓(xùn)等形式,“走出去,請進(jìn)來”,加強(qiáng)與企業(yè)的融合,增強(qiáng)學(xué)生工程意識。
EDA 課程的畢業(yè)要求支撐指標(biāo)點(diǎn)及支撐關(guān)系見表1。
依據(jù)以上指標(biāo),將實(shí)驗(yàn)項(xiàng)目分為3 類:3 個基本模塊設(shè)計小實(shí)驗(yàn)(8 學(xué)時),2 個設(shè)計性實(shí)驗(yàn)(12 學(xué)時)和1 個綜合創(chuàng)新性實(shí)驗(yàn)(12 學(xué)時)[9]。
基本模塊實(shí)驗(yàn)有全加器設(shè)計,可變模計數(shù)器設(shè)計和序列發(fā)生及檢測器設(shè)計、通過3 個小實(shí)驗(yàn)掌握EDA 的基本設(shè)計方法,完成能夠設(shè)計常用功能模塊的目標(biāo)。
在設(shè)計性實(shí)驗(yàn)中提供大量工程應(yīng)用中常見的題目庫,每個題目給出具體的要求和難度系數(shù),見表2。
表2 EDA 設(shè)計性實(shí)驗(yàn)題目
設(shè)計性實(shí)驗(yàn)由學(xué)生根據(jù)難度系數(shù)自行選擇,獨(dú)立完成。這樣因材施教,使基礎(chǔ)不同的學(xué)生都能得到能力提升。
綜合創(chuàng)新性實(shí)驗(yàn)立足工程應(yīng)用教學(xué)理論,鍛煉解決實(shí)際工程問題的能力。由教師提出項(xiàng)目任務(wù),指導(dǎo)學(xué)生自主實(shí)踐。學(xué)生每3~5 人組成一個項(xiàng)目組,以小組協(xié)作的方式制訂設(shè)計方案,共同完成一件較完整的綜合創(chuàng)新性項(xiàng)目作品。
例如,綜合實(shí)驗(yàn)項(xiàng)目——DDS 信號傳輸,結(jié)構(gòu)見圖1,涉及基于FPGA 的DDS 信號的產(chǎn)生、UART 數(shù)據(jù)收發(fā)傳輸、數(shù)模轉(zhuǎn)換和VGA 控制。要求頻率字、相位字、振幅可預(yù)置,多種波形可選并在VGA 顯示。
綜合實(shí)驗(yàn)項(xiàng)目——基于可見光通信的音頻傳輸,結(jié)構(gòu)見圖2,包括模數(shù)數(shù)模轉(zhuǎn)換、FIFO、UART 和OOK 調(diào)制解調(diào)(其中LED 的發(fā)射和接收提供現(xiàn)成模塊電路)。系統(tǒng)發(fā)送端與接收端的實(shí)物連接圖見圖3。
實(shí)驗(yàn)教學(xué)提供的硬件開發(fā)平臺有臺灣友晶科技的FPGA 開發(fā)板DE2-115,及Xilinx 的ARM+FPGA 雙核開發(fā)板Zybo。它們的處理性能優(yōu)越且有豐富的I/O 資源,可以滿足項(xiàng)目設(shè)計的需求。整個實(shí)驗(yàn)內(nèi)容的規(guī)劃從基本模塊入手,到掌握LPM 定制方法及狀態(tài)機(jī)設(shè)計方法、掌握設(shè)計優(yōu)化方法,直至完成綜合且較復(fù)雜數(shù)字系統(tǒng)的設(shè)計,囊括EDA 教學(xué)要求的所有環(huán)節(jié);同時實(shí)驗(yàn)設(shè)計中,學(xué)生需熟練運(yùn)用C/C++、Matlab 和Verilog 編程語言,使用Keil、Matlab、Quartus II、Vivado 等軟件平臺開發(fā)軟硬件。EDA 課程結(jié)束后學(xué)生基本具備較強(qiáng)的軟硬件協(xié)同開發(fā)能力。
圖1 DDS 信號傳輸結(jié)構(gòu)圖
圖2 基于可見光通信的音頻信號傳輸結(jié)構(gòu)圖
圖3 基于可見光通信的音頻信號傳輸系統(tǒng)發(fā)送端與接收端實(shí)物連接圖
在教學(xué)中始終以學(xué)生為本,切實(shí)了解教學(xué)存在的問題,并根據(jù)FPGA 科技發(fā)展的規(guī)律,不斷調(diào)整教學(xué)內(nèi)容,有針對性地自編教材。課程結(jié)束后定量統(tǒng)計課程考核結(jié)果,計算目標(biāo)達(dá)成度,并采取學(xué)生問卷調(diào)查,后續(xù)課程反饋等方式考查教學(xué)實(shí)施效果,及時發(fā)現(xiàn)并修正需要改進(jìn)的教學(xué)環(huán)節(jié),通過周期性評價形成持續(xù)改進(jìn)的教學(xué)閉環(huán)反饋系統(tǒng),提高培養(yǎng)質(zhì)量。
課程的考核應(yīng)具有多樣性和選擇性,注重學(xué)生在過程中能力的發(fā)展,測評內(nèi)容包括學(xué)生參與各環(huán)節(jié)的表現(xiàn)以及作品質(zhì)量[10-11]。EDA 課程的考核過程貫穿始末,理論部分占20%,實(shí)驗(yàn)部分占80%。實(shí)驗(yàn)前期要求學(xué)生獨(dú)立完成基本模塊小實(shí)驗(yàn)和較復(fù)雜設(shè)計性實(shí)驗(yàn)項(xiàng)目的設(shè)計及驗(yàn)收。后期則要求分組完成綜合創(chuàng)新性實(shí)驗(yàn)項(xiàng)目的設(shè)計。綜合項(xiàng)目中學(xué)生除提交方案審查、作品驗(yàn)收外,還需撰寫項(xiàng)目報告,PPT 演示答辯。課程采用考核制,通過前、中、后三個階段的考核,由教師的評價和項(xiàng)目組的互評共同給出最終實(shí)驗(yàn)成績[12]。EDA 課程的考核細(xì)則見表3。
筆者在所在高校2014—2016 級電子信息工程專業(yè)部分班級中進(jìn)行了課程改革試點(diǎn)。在EDA課程教學(xué)改革實(shí)踐中,在任務(wù)的驅(qū)動下,學(xué)生不再被動式學(xué)習(xí),而是主動尋找方法,解決問題。通過3 個學(xué)期的教學(xué)改革實(shí)踐,充分挖掘了學(xué)生的潛能,激發(fā)了學(xué)生參與實(shí)驗(yàn)的積極性和主動性。實(shí)踐中學(xué)生的工程設(shè)計能力、創(chuàng)新意識、實(shí)踐能力在不斷的解決問題和積極主動的參與過程中得到培養(yǎng)。相比其他未改革班,課程結(jié)束后,改革班學(xué)生普遍對電路設(shè)計相關(guān)課程有了濃厚的興趣,積極報名參加SOPC 大賽、嵌入式設(shè)計大賽及科研訓(xùn)練項(xiàng)目。改革班參與大賽及科研的人數(shù)是其他班級的2 倍以上,在已畢業(yè)的2014 級、2015 級改革班中升學(xué)率相比其他班級高出20%以上,可以說教學(xué)改革取得了良好的效果。
EDA 課程教學(xué)改革對推進(jìn)教學(xué)觀念轉(zhuǎn)變,強(qiáng)化教師工程教育理念也有著積極的作用。要求教師產(chǎn)學(xué)研結(jié)合,將工程應(yīng)用中最新的動態(tài)反映在EDA 課程的教學(xué)中。強(qiáng)調(diào)教和學(xué)過程的互動,及時發(fā)現(xiàn)教學(xué)中的問題并持續(xù)改進(jìn)。要求以學(xué)生為中心,聚焦能力的培養(yǎng)。以加強(qiáng)基礎(chǔ)、培養(yǎng)科學(xué)實(shí)驗(yàn)素質(zhì)、提高實(shí)踐及創(chuàng)新能力和解決實(shí)際工程問題的能力為教學(xué)目標(biāo)。
表3 EDA 課程的考核細(xì)則
面對嚴(yán)峻的就業(yè)形勢,如何提升學(xué)生的工程實(shí)踐和創(chuàng)新能力,指導(dǎo)學(xué)生進(jìn)行研究性學(xué)習(xí),是每個教育者必須認(rèn)真探討的課題。EDA 課程是一門實(shí)踐性很強(qiáng)的課程。對標(biāo)工程教育專業(yè)認(rèn)證標(biāo)準(zhǔn),梳理課程教學(xué)現(xiàn)狀,有針對性地從教學(xué)模式及教學(xué)手段著手,進(jìn)行改革與實(shí)踐。更新教學(xué)內(nèi)容,豐富教學(xué)手段,完善考核方式,注重能力培養(yǎng)。將“以產(chǎn)出為導(dǎo)向”“以學(xué)生為中心”和“持續(xù)改進(jìn)”這三大專業(yè)認(rèn)證的基本理念貫徹到EDA教學(xué)改革之中[13]。
以工程教育專業(yè)認(rèn)證為標(biāo)準(zhǔn)的EDA 課程教學(xué)改革適應(yīng)創(chuàng)新人才培養(yǎng)的新趨勢,符合社會發(fā)展對人才素質(zhì)的要求,有效地培養(yǎng)了學(xué)生勇于創(chuàng)新敢于實(shí)踐的素質(zhì),提高了工科類大學(xué)生解決實(shí)際工程問題的能力。