大功率并網(wǎng)逆變器多采樣控制研究

江宏玲，周 成

（1.安徽省·水利部淮河水利委員會水利科學(xué)研究院，合肥230088；2.安徽省建筑工程質(zhì)量監(jiān)督檢測站，合肥230088；3.安徽國際商務(wù)職業(yè)學(xué)院，信息工程學(xué)院，合肥231131）

0 引 言

隨著新能源市場的蓬勃發(fā)展，大功率光伏逆變器的應(yīng)用越來越廣泛，而電壓和電流等級的不斷增大使得大功率逆變器在控制上有諸如：考慮降低損耗而不得不使用較低開關(guān)頻率、LCL諧振峰過大等難點(diǎn)。因此，其控制策略上的探究熱點(diǎn)包括：如何在控制時采用盡可能低的開關(guān)頻率，如何對LCL濾波器的固有諧振峰進(jìn)行抑制、采取何種采樣（單采樣、雙采樣、多采樣）方法進(jìn)行控制。一般大功率逆變器采用低開關(guān)頻率控制時所普遍采用的脈寬調(diào)制（Pulse Width Modulation，PWM）控制通常為單/雙采樣調(diào)制模式，低開關(guān)頻率導(dǎo)致引入的控制延時對系統(tǒng)的控制性能有較大危害，電流諧波抑制和動穩(wěn)態(tài)性能等方面效果較差。如何減小計算延時和PWM延時是完成低開關(guān)頻率下控制的關(guān)鍵，而文獻(xiàn)［1-2］中所提出的研究方法，如：虛擬電阻法、陷波器法、基于狀態(tài)反饋法等均無法減小PWM控制延時。對于大功率逆變器所普遍使用的LCL結(jié)構(gòu)存在的較大諧振峰問題，目前的解決方案有有源、無源、無阻尼控制等方法。改進(jìn)控制算法實現(xiàn)阻尼的增加的有源阻尼控制能夠抑制諧振峰，但文獻(xiàn)［3］中虛擬電阻法無法減小PWM控制延時，文獻(xiàn)［4］中陷波器法由于磁飽和影響LCL濾波器參數(shù)致使控制效果較差，文獻(xiàn)［5-6］中基于狀態(tài)反饋法由于需要額外的傳感器使得系統(tǒng)成本增加。相對于有源阻尼控制的無源阻尼法［7-8］，雖然算法簡單有效但存在系統(tǒng)損耗較大、衰減高頻諧波能力差等缺點(diǎn)。其實，解決上述問題的關(guān)鍵是如何在低開關(guān)頻率控制下有效減小計算延時和PWM控制延時，通過使用多采樣控制策略能夠解決。

1 并網(wǎng)逆變器的多采樣有源阻尼控制

傳統(tǒng)的逆變器控制策略中所普遍采用的是單、雙PWM調(diào)制采樣模式，這種采樣模式使得系統(tǒng)在控制時的計算延時和PWM控制延時較大，導(dǎo)致系統(tǒng)的電流諧波抑制和動穩(wěn)態(tài)性能等方面效果較差。將多采樣PWM調(diào)制方法應(yīng)用于有源阻尼控制策略中，能夠維持在較低的開關(guān)頻率同時減小計算延時和PWM控制延時，從而對諧振峰進(jìn)行抑制提高控制性能。

1.1 多采樣PWM調(diào)制原理

在傳統(tǒng)采樣PWM調(diào)制模式下，調(diào)制波裝載采樣值的時刻是在三角載波的波峰或波谷處，其中，單采樣是在波谷或者波峰處裝載而雙采樣是在波峰和波谷處裝載。在進(jìn)行采樣PWM調(diào)制時，一般都采用在當(dāng)前采樣時刻采樣計算而在下一個采樣時刻裝載的滯后一拍控制，這樣使得無論采用何種采樣模式都存在計算延時。但是，在一個開關(guān)周期內(nèi)采樣次數(shù)越多會使采樣計算延時越小，所以采樣計算延時可以表示為

Ts/N

式中：Ts為開關(guān)周期；N為采樣次數(shù)，N越大則計算延時越小。圖1所示為多采樣PWM調(diào)制原理，其中采樣頻率fc與開關(guān)頻率fs滿足fc＝Nfs，多采樣引入的計算延時Ts/N（其中，N＞2）較單/雙采樣減小，若將多采樣PWM視為純延時環(huán)節(jié)，則PWM控制延時為Ts/（2N）。采樣總延時：

圖1 多采樣PWM調(diào)制原理圖

td和Ts成正比［9］，較低的開關(guān)頻率fs會使總延時td增大危害系統(tǒng)性能，維持fs不變增大N，可減小總延時td。對不同的采樣次數(shù)N的Matlab仿真延時如圖2所示，實線為仿真結(jié)果與虛線計算值基本吻合。

圖2 不同PWM采樣下的總延時td

1.2 大功率并網(wǎng)逆變器的有源阻尼控制

在大功率逆變器中，由于控制時要求采用較低的開關(guān)頻率，產(chǎn)生的較大的諧振會影響了系統(tǒng)整體性能。為解決這個問題，常用的方法有有源、無源阻尼法，無源阻尼法雖然簡單易行但增加的實際阻尼會大大增加損耗。有源阻尼法有效解決了無源阻尼法的不足，即對諧振峰進(jìn)行了有效抑制又提高了控制性能。很多文獻(xiàn)對其進(jìn)行過研究［10-11］，其中文獻(xiàn)［12］中所探究的方案應(yīng)用較為廣泛，如圖3所示。本文采用這種有源阻尼控制方式進(jìn)行算法仿真和實驗研究。

圖3（a）中，ea、eb、ec分別為電網(wǎng)三相電源，C為濾波電容器，L1、L2為逆變器側(cè)和網(wǎng)側(cè)濾波電感器，ia、ib、ic為逆變器測電流，UDC為直流側(cè)電壓。uca、ucb、ucc為電容器C上采樣的電壓，經(jīng)過圖3所示的［12］環(huán)節(jié)，式中：k、s、ωfres、Gf()s分別為比例系數(shù)、微分算子、諧振頻率以及低通濾波器，將有源阻尼環(huán)節(jié)Q（S）疊加到電流PI調(diào)節(jié)器的輸出。圖3（b）中，GR(s)和Gt(s)分別為PI控制器和控制延時。其中GR(s) 和Q（s）［13］為：

圖3 有源阻尼控制結(jié)構(gòu)和電流控制框圖

式中：kp為比例系數(shù)；ki為積分系數(shù)；kd為增益系數(shù)；td為時間系數(shù)；δ為分度系數(shù)。不考慮控制延遲，若采用圖3（a）并配置有源阻尼Q（s）為超前滯后環(huán)節(jié)對抑制諧振峰有較好的效果［13］。但實際上對于大功率逆變器來說，圖3（b）所示的延時環(huán)節(jié)Gt()s不可忽略。而若采用傳統(tǒng)的單/雙采樣，引入的計算延時和控制延時對系統(tǒng)的性能有較大損害，而通過將多采樣技術(shù)應(yīng)用于圖3所示的控制方案，由于一個開關(guān)周期內(nèi)進(jìn)行更多次數(shù)的采樣從而在一個開關(guān)周期內(nèi)達(dá)到了減小計算延時和控制延時的效果，實現(xiàn)了系統(tǒng)性能的提高。

1.3 多采樣PWM調(diào)制存在的問題及解決方法

將多采樣PWM調(diào)制用于有源阻尼控制策略中，通過增大并選擇合適的采樣次數(shù)N，可以減小系統(tǒng)總延時td從而提高系統(tǒng)控制性能。但與傳統(tǒng)的單/雙采樣相比，多采樣PWM調(diào)制技術(shù)在實現(xiàn)過程中主要存在的兩個問題需要解決，一個是調(diào)制波與三角載波多次相交造成的多次比較引起的競爭冒險問題；一個是調(diào)制波與三角載波可能出現(xiàn)的垂直相交所引起的PWM脈沖丟失問題。本文通過對算法進(jìn)行改進(jìn)有效解決了這些問題。

（1）PWM調(diào)制波與三角載波多次相交。圖4所示為多采樣PWM調(diào)制條件下PWM調(diào)制波與三角載波的多次比較示意圖。由圖4可見，三角載波在上升段和下降段均與PWM調(diào)制波出現(xiàn)多次相交的問題，這樣會導(dǎo)致三角載波與PWM調(diào)制波出現(xiàn)多次比較的問題。以三角載波下降段為例（三角載波上升段同理），PWM調(diào)制波幅值為P3時與載波相交于t4時刻，而在t5時刻調(diào)制信號裝載更新為P4，又與三角載波相交于t6，產(chǎn)生的多次比較問題會引起的競爭冒險。競爭冒險可能會產(chǎn)生的窄脈沖會引起開關(guān)頻率變化或系統(tǒng)開關(guān)器件誤動作、產(chǎn)生額外諧波等危害［14］。本文在算法設(shè)計時，采用文獻(xiàn)［14］中所述配置方法對DSP的EPWM模塊進(jìn)行相應(yīng)配置來消除窄脈沖。

圖4 多采樣PWM多次比較現(xiàn)象

圖5 調(diào)制波與三角載波垂直相交

圖6 PWM調(diào)制信號延時輸出

（2）PWM脈沖丟失。多采樣時，在一個三角載波周期內(nèi)的上升或下降段都有可能因為多次裝載導(dǎo)致如圖5所示的三角載波與PWM調(diào)制波垂直相交問題。在工程實現(xiàn)時，調(diào)制波的裝載時刻一般為中斷時刻而中斷觸發(fā)到信號寫入寄存器之間的延時ΔT會使得在垂直相交發(fā)生時造成脈沖丟失。以圖6中的三角載波的上升段為例（下降段同理），t1時刻調(diào)制波裝載，在中斷觸發(fā)的t1時刻若不考慮延時則調(diào)制波裝載后，幅值由P1變?yōu)镻2，t1時刻是對應(yīng)時間基準(zhǔn)計數(shù)器值TC1，此時計數(shù)器值TC1＜P2。若不考慮延時，當(dāng)時間基準(zhǔn)計數(shù)器值TC1遞增到P2時t2時刻電平會翻轉(zhuǎn)，但實際上進(jìn)入中斷后才會進(jìn)行調(diào)制信號更新（ΔT1延時的存在），實際上在t3時刻才會輸出P2，此時的計數(shù)器值為P1＞TC2＞P2無法滿足計數(shù)器的值（TC）等于比較器中的值（CMP）［14］從而造成脈沖丟失。

為了解決多采樣條件下出現(xiàn)的垂直相交問題，本文通在算法設(shè)計時，疊加一個ΔT延時補(bǔ)償量到計數(shù)器后得到新的TC后再進(jìn)行比較，有效避免了延時輸出造成脈沖丟失。以載波的上升段為例（下降段同理），當(dāng)TC＞P1，則使PWM輸出持續(xù)低電平，當(dāng)TC＜P1，則將P1正常寫入比較器。

2 仿真與實驗驗證

2.1 仿真結(jié)果與分析

為驗證上述分析，使用Matlab進(jìn)行仿真分析，系統(tǒng)仿真的參數(shù)設(shè)為直流側(cè)電壓是220 V，網(wǎng)測線電壓110 V，開關(guān)頻率選擇2 kHz，逆變器側(cè)和網(wǎng)側(cè)電感分別為2.2 mH 和1.1 mH，濾波電容60 μF，額定功率5 kW。圖7所示仿真結(jié)果為在將如圖3（b）所示的超前滯后環(huán)節(jié)Q（S）中kd取不同值的情況下，對雙采樣（N＝2）和多采樣（N＝4）進(jìn)行的仿真。

圖7中的ic、iec分別為逆變器側(cè)和網(wǎng)側(cè)C相電流，可知kd的選擇是否合適，將決定電流波形是否發(fā)生失真。超前滯后環(huán)節(jié)的PI調(diào)節(jié)器中kp的增大會導(dǎo)致電流波形失真和THD的增大從而影響系統(tǒng)的穩(wěn)定裕度［15］。圖8所示是將如圖3（b）中的PI調(diào)節(jié)器在kp＝110情況下對雙采樣（N＝2）和多采樣（N＝4）進(jìn)行的仿真。

圖7 kd值對雙/多采樣電流波形的影響

圖8中的ic、iec分別為逆變器側(cè)和網(wǎng)側(cè)C相電流，可知由于多采樣對計算延時和控制延時的減小導(dǎo)致系統(tǒng)在較大的kp下仍能保持良好的電流波形和減小低次諧波幅值和總諧波失真。

圖8 雙/多采樣電流波形和頻譜（kp＝110）

2.2 實驗結(jié)果與分析

在對上述的多采樣控制方案進(jìn)行仿真分析的基礎(chǔ)上，構(gòu)建了DSP+FPGA雙芯片實驗平臺，用于實驗驗證。實驗平臺如圖9所示。

圖9 系統(tǒng)控制框圖

其中FPGA完成與DSP的數(shù)據(jù)交換并輸出驅(qū)動控制信號控制逆變橋，DSP完成信號采集和多采樣無阻尼控制以及并網(wǎng)控制功能。圖10為基于多采樣技術(shù)的超前滯后環(huán)節(jié)的電容電壓反饋的實驗波形。

圖10 雙/多采樣網(wǎng)側(cè)電流波形和頻譜

為了使雙/多采樣都能得到較好的網(wǎng)側(cè)電流波形，取kd＝0.5、kp＝70進(jìn)行實驗。由圖10的實波形可知，雙采樣（N＝2）和多采樣（N＝4）的實驗結(jié)果對比，多采樣的網(wǎng)側(cè)電流iec波形更好且總THD為2.76% ＜5%，滿足并網(wǎng)條件。實驗結(jié)果表明，采用改進(jìn)算法解決了多采樣的兩個主要問題后，可以有效降低計算延遲和控制延遲，提高系統(tǒng)控制性能。

3 結(jié) 語

傳統(tǒng)采樣在NPC三電平大功率逆變器控制時不可避免的引入了計算延時和控制延時，導(dǎo)致系統(tǒng)控制性能不佳。通過在有源阻尼控制中加入改進(jìn)后的多采樣PWM控制技術(shù)，在維持較低的開關(guān)頻率的前提下能夠有效減小計算延時和控制延時從而解決低開關(guān)頻率和采樣頻率的矛盾并對LCL諧振峰抑制有較好的效果，提高了系統(tǒng)的穩(wěn)定裕度和控制性能，實現(xiàn)了有源阻尼的高性能控制。