半導體物理課程中數(shù)字邏輯電路實驗的教學研究

李慧婷

摘 要

本文針對半導體物理課程中實驗教學改革問題，提出了基于數(shù)字邏輯電路設(shè)計的實驗教學改革方案。通過利用Quartus Ⅱ可編程邏輯器件設(shè)計軟件中的模塊圖設(shè)計方法（Block Diagram）來設(shè)計組合邏輯電路，使得學生在實驗過程中進一步掌握二進制算法、數(shù)據(jù)延遲、數(shù)據(jù)跳變等現(xiàn)象。從而激發(fā)學生的半導體物理課程的學習積極性，綜合提高半導體器件的作用機理、制造工藝等基本知識能力和半導體集成芯片設(shè)計能力。

關(guān)鍵詞

半導體物理;半導體器件;數(shù)字邏輯電路;Quartus Ⅱ

中圖分類號： G451.2 ? ? ? ? ? ? ? ? ? ? ? ?文獻標識碼： A

DOI：10.19694/j.cnki.issn2095-2457.2020.07.030

0 前言

半導體物理課程是介紹半導體材料的晶體結(jié)構(gòu)、表面結(jié)構(gòu)和性質(zhì)、半導體與金屬界面的性質(zhì)、半導體器件的作用機理和制造工藝等。由于講授內(nèi)容比較零散，實驗設(shè)備比較昂貴等原因，面向本科生難以開展基礎(chǔ)實驗教學。本論文通過引入基于Quartus Ⅱ軟件的模塊圖設(shè)計方法，提出數(shù)字組合邏輯電路的實驗教學方案。通過使用不同數(shù)量的邏輯門電路、串聯(lián)和并聯(lián)結(jié)構(gòu)的組合邏輯電路設(shè)計等，綜合分析組合邏輯電路的耗電量、延遲時間、數(shù)據(jù)跳變、干擾等現(xiàn)象，并結(jié)合半導體材料的理論知識，進一步探索半導體材料的基本特性和二進制邏輯算法在人工智能環(huán)境下面臨的科學問題。

1 半導體物理課程分

用半導體材料來實現(xiàn)的集成芯片是智能手機、電視、汽車等電子設(shè)備中必不可少的核心零部件。在日常生活中我們經(jīng)常使用以上電子設(shè)備，同時大學課堂上也學過半導體相關(guān)的理論知識，因此大學生對半導體材料具有一定的專業(yè)基礎(chǔ)知識[1]。但是要具體學習集成芯片設(shè)計內(nèi)容，需要提前學習數(shù)字電路與邏輯設(shè)計、數(shù)字信號處理、FPGA設(shè)計等基礎(chǔ)課程。從物理學專業(yè)層面，難以給學生設(shè)置以上基礎(chǔ)課程，并在半導體物理課程中重點講授半導體材料的基本特性和應用概況。

半導體材料的基本特性可以從量子力學和凝聚態(tài)物理等領(lǐng)域進行分析[2-3]。從量子力學角度，分析半導體中的電子狀態(tài)、雜質(zhì)和缺陷能級、半導體中載流子的統(tǒng)計分布及運動規(guī)律，分析半導體材料中的電荷輸運現(xiàn)象和光、熱、磁、壓阻等各種物理現(xiàn)象。但是難以實現(xiàn)量子實驗，難以利用現(xiàn)用的半導體芯片的基本設(shè)計原理和量子力學的理論分析相結(jié)合。從凝聚態(tài)物理角度，分析凝聚態(tài)物質(zhì)結(jié)構(gòu)間的相互作用和粒子的運動規(guī)律、動力學過程以及它們與物理性質(zhì)之間的聯(lián)系等半導體表面物性。雖然可以利用掃描隧道顯微鏡（STM）等實驗設(shè)備來對半導體材料表面特性進行實驗驗證，但難以實現(xiàn)面向本科生的驗證性、設(shè)計性實驗。

在講授半導體物理課程內(nèi)容過程中，引用大量的原理圖和集成芯片圖形來講授半導體材料的基礎(chǔ)內(nèi)容和應用前景。但課程設(shè)置中難以設(shè)置實驗教學內(nèi)容，因此存在理論內(nèi)容和實際應用脫離的現(xiàn)象。

2 基于Quartus Ⅱ軟件的數(shù)字邏輯電路實驗課程設(shè)計

數(shù)字邏輯電路實驗可以利用74LS系列常用芯片來實現(xiàn)的驗證性實驗和基于Quartus Ⅱ軟件的設(shè)計性綜合實驗來完成[4-5]。長期以來，數(shù)字邏輯電路實驗是基于數(shù)字電路與邏輯設(shè)計課程的基礎(chǔ)上開設(shè)的實驗教學內(nèi)容，數(shù)字電路與邏輯設(shè)計課程的理論教學學時設(shè)置為48-64學時，實驗教學學時設(shè)置為8-16學時。主要利用基于數(shù)字電路實驗箱和74LS系列芯片來設(shè)計組合邏輯電路并進行驗證性實驗?；赒uartus Ⅱ軟件的組合邏輯電路設(shè)計性綜合實驗是初步掌握Quartus Ⅱ軟件的操作流程之后設(shè)計基本的組合邏輯電路，通過選擇不同類型的半導體集成芯片，可以綜合分析半導體集成芯片的占用面積、運算時間、延遲時間、數(shù)據(jù)跳變、噪音等實驗現(xiàn)象。從而客觀說明半導體物理課程中的半導體材料組合原理、電導能力、電荷運輸?shù)任锢憩F(xiàn)象。

Quartus II 軟件是Altera公司開發(fā)的系統(tǒng)級芯片設(shè)計（System on a chip）綜合開發(fā)系統(tǒng)，仿真結(jié)果中直接體現(xiàn)邏輯門電路的使用數(shù)量、耗電量和延遲時間等。Quartus II 軟件不僅支持VHDL和VerilogHDL等專用語言，可以利用與或非等邏輯門電路來直觀設(shè)計組合邏輯電路。由于半導體物理課程的教學學時有限，難以給學生講授VerilogHDL等專用語言，因此可以利用Quartus II軟件內(nèi)涵的原理圖模塊（Block Diagram）設(shè)計功能來開設(shè)半導體芯片的部分數(shù)字電路實驗課程。通過數(shù)字邏輯電路的設(shè)計和仿真過程，可以容易實現(xiàn)基于系統(tǒng)級芯片設(shè)計概念的系統(tǒng)化、模塊化、流程化、可視化的實驗目的。

基于Quartus Ⅱ軟件的組合邏輯電路實驗教學內(nèi)容設(shè)置方面，任課老師可以提前利用PPT來準備好基于Quartus II軟件的模塊圖設(shè)計方法來設(shè)計組合邏輯電路結(jié)構(gòu)的每一項設(shè)計步驟（如，半加器），并提供給學生上機實驗時參考使用。本文提出該實驗課程的驗證性實驗學時為2學時，設(shè)計性實驗學時為6學時，共8學時。

學生通過第一次驗證性上機實驗（2學時），使得學生基本了解Quartus Ⅱ軟件的基本操作流程，理解半加器的組合邏輯電路基本原理，掌握邏輯門電路使用數(shù)量方法，掌握計算輸出數(shù)據(jù)的延遲時間方法，理解功能仿真和時序仿真的功能區(qū)別。由于不同方法的組合邏輯電路的設(shè)計，輸出結(jié)果是同樣的波形，但是邏輯運算流程和運算量是不同的，因此要完成同樣功能的邏輯電路組合，采用不同方法來設(shè)計的組合邏輯電路系統(tǒng)的耗電量、延遲時間等參數(shù)是不同的。在第二次設(shè)計性實驗過程中（2學時），采用不同邏輯電路組合來實現(xiàn)半加器的邏輯電路，分析邏輯門電路的使用數(shù)量、耗電量和延遲時間等，并與第一次實驗結(jié)果和相對比較，綜合分析半導體芯片的延遲特性、邏輯門電路數(shù)量和耗電量的相關(guān)關(guān)系等。在第三次設(shè)計性實驗過程中（2學時），引入脈沖信號功能的組合邏輯電路系統(tǒng)（如，計數(shù)器），使得學生掌握基于脈沖信號上升沿（下降沿）觸發(fā)的同步化系統(tǒng)設(shè)計概念，了解通過調(diào)換不同脈沖周期過程中產(chǎn)生不同的輸出信號延遲時間現(xiàn)象。在第四次設(shè)計性實驗過程中（2學時），引入使能和清零功能的組合邏輯電路系統(tǒng)（如，計數(shù)器）。大部分學生認為，集成芯片系統(tǒng)在休閑狀態(tài)下輸出信號為零，但是有必要理解當集成芯片系統(tǒng)中沒有提供電源時輸出信號仍然是零，因此在開發(fā)集成芯片系統(tǒng)的時候一般初始信號設(shè)置為高電平（如，使能信號）。通過本次實驗，使得學生了解集成芯片系統(tǒng)在接收使能信號有效時（初始信號為高電平，系統(tǒng)開始運行的使能信號為低電平）開始運行和停止功能。了解在清零信號變化過程中輸出信號具有連續(xù)的變化或清零的現(xiàn)象?；玖私饷恳粋€組合邏輯電路系統(tǒng)運算過程中，輸出信號的延遲時間是來自于最長邏輯電路支路上產(chǎn)生的，同時輸出信號中每一個周期的延遲時間都是一樣長度的延遲時間。通過以上8學時的實驗過程，使得學生進一步了解半導體物理課程中所學到的半導體材料的導電能力、電導率、遷移率概念及相互關(guān)系、半導體材料的應用等。

除了以上教學內(nèi)容和教學要求之外，學生需要理解的內(nèi)容主要包括：①針對某一個組合邏輯電路系統(tǒng)，數(shù)學表達式、真值表、組合邏輯電路、波形圖是相互一一對應的。②通過利用布爾化簡、卡諾圖等方式簡化組合邏輯電路結(jié)構(gòu)。通過減小邏輯門電路數(shù)量，可以減小占用芯片的面積，加快集成芯片中運算速度，減小耗電量和輸出信號的延遲時間。③FPGA芯片開發(fā)過程中“下載”的過程不是能量傳遞的過程，而是基于電腦來設(shè)計的組合邏輯電路結(jié)構(gòu)和集成芯片中一模一樣搭建電路的過程。④正確理解脈沖寬度和電控系統(tǒng)頻率之間是倒數(shù)的相關(guān)關(guān)系。⑤半導體材料中所提到的PN結(jié)合原理來搭建CMOS電路結(jié)構(gòu)。⑥數(shù)字電路與邏輯設(shè)計課程中學到的與門、或門、非門、異或、同或等邏輯電路都是由NMOS和PMOS等CMOS電路來實現(xiàn)的。⑦正確理解常用芯片、可編程邏輯器件（FPGA）、定制芯片的優(yōu)點和缺點。

3 結(jié)束語

半導體物理學是研究半導體中原子狀態(tài)和電子狀態(tài)以及各種半導體器件內(nèi)部電子過程，是固體物理學的一個重要分支。半導體物理課程的教學內(nèi)容比較零散，實驗設(shè)備昂貴等原因難以實現(xiàn)大學生的基礎(chǔ)實驗教學。本文引入基于Quartus Ⅱ軟件的模塊化數(shù)字邏輯電路設(shè)計實驗，使得學生進一步生動理解理論課程中學到的半導體材料的物理特性、數(shù)據(jù)延遲、數(shù)據(jù)跳變、半導體材料的應用等理論內(nèi)容。本文提出的實驗課程設(shè)計有利于激發(fā)學生的學習主動性、提高動手能力、挖掘半導體芯片開發(fā)能力、充分發(fā)揮學生的獨創(chuàng)性，為培養(yǎng)學生的創(chuàng)新能力提供強有力的支撐。

參考文獻

[1]王少昊，施隆照，魏榕山.“卓越工程計劃下的固體物理教學改革，”物理通報，第4期，13-16+20頁，2015年.

[2]李文堯，林青，郝惠蓮.“半導體物理導論課程建設(shè)與研究型學習探討，”課程教育研究，第10期，247頁，2016年.

[3]林青，李文堯.“高等學校半導體器件物理的MOOC建設(shè)，”課程教育研究，第4期，251頁，2016年.

[4]許一男，趙春雷，許成哲.“數(shù)字芯片設(shè)計在數(shù)字電路實驗教學中的應用研究，”教育教學論壇，第49期，50-51頁，2013年.

[5]凌味未，馬文英，姚堯，石躍，陳祝.“基于工程教育認證機制的FPGA課程改革研究和實踐，”考試周刊，第1期，9+11頁，2018年.