高速SMA 過孔阻抗設計優(yōu)化?

張 弓 劉 暢 於 凌

（江南計算技術(shù)研究所 無錫 214083）

1 引言

近年來高性能網(wǎng)絡系統(tǒng)對互連的帶寬、延遲、可靠性要求不斷提高［1～2］，鏈路單通道傳輸速率已經(jīng)達到25Gbps 以上。在如此高的傳輸速率下，必須對信號傳輸通道進行信號完整分析才能保證傳輸穩(wěn)定性［3～6］。對25+Gbps 高速串行互連系統(tǒng)，正式系統(tǒng)詳細設計前進行原型測試是保證系統(tǒng)穩(wěn)定性的必要方式［7］。SMA 接頭與高頻測試線是常用的原型系統(tǒng)高速信號連接方式。SMA 過孔雖然不是正式系統(tǒng)中出現(xiàn)，但作為原型系統(tǒng)的重要組成，不良的SMA 過孔設計會降低高速信號傳輸穩(wěn)定性［8～9］，影響SerDes性能與PCB工程設計的評估。

目前業(yè)界對于過孔已有廣泛研究，主要集中于封裝、BGA 和連接器過孔［10～11］。文獻［12～14］對SMA 過孔進行了建模，研究了25Gbps 的SMA 過孔在不同回流地孔數(shù)量下的阻抗、S 參數(shù)、眼圖與抖動性能。從整個短線互連（Short Reach）通道的角度考慮，過孔損耗通常并不占據(jù)主導地位，過孔阻抗不連續(xù)帶來的反射反而更可能影響信號穩(wěn)定傳輸。目前提高過孔阻抗的方法主要是使用盲埋孔工藝與增大過孔隔離盤。在固定的PCB 厚度與層數(shù)下，使用盲埋孔替代通孔可以使鉆孔孔徑更小、過孔更短，進而提高過孔阻抗，但PCB 生產(chǎn)制造成本會大幅增加；增大過孔隔離盤可以在一定程度上提高過孔阻抗，但過大的隔離盤會使過孔走線失去參考層保護，引起走線的阻抗與串擾問題。本文分析了SMA 過孔阻抗的主要影響因素，對過孔進行3D建模，通過仿真研究了不同結(jié)構(gòu)對SMA過孔阻抗的影響，最后在自制試驗板上進行了阻抗測試驗證。

2 過孔阻抗影響因素分析

過孔的突變阻抗主要是由過孔寄生電容與寄生電感引起。寄生電容計算公式如下：

其中D 為電地平面反焊盤直徑，d 為過孔的焊盤直徑，T為板厚，ε為PCB材料介電常數(shù)。寄生電感計算公式如下：

其中h為過孔長度，d為過孔直徑。

在信號快速邊沿的激勵下，電容會呈低阻抗而寄生電感呈現(xiàn)高阻抗，一般信號過孔阻抗是由寄生電容與寄生電阻共同作用形成，當寄生電容效應大于寄生電阻時，過孔呈現(xiàn)低阻抗。

PCB 材料介電常數(shù)在確定材料種類時已經(jīng)確定；為了保證互連密度，過孔長度一般略小于板厚；由于信號孔長度取決于板厚，受制于PCB加工工藝能力，信號孔鉆孔半徑無法無限制的縮小，除非采用盲孔等先進工藝，否則信號孔徑寄生電感難以通過優(yōu)化設計來改善。因此能夠優(yōu)化的僅有焊盤、反焊盤尺寸。另外，從過孔寄生參數(shù)的公式做定性分析，寄生電容主要取決于信號孔銅與地孔銅的距離以及信號孔周圍地銅的密度，拉大信號與地之間的距離，或者減少信號孔周圍地孔數(shù)量可有效降低寄生電容，提高阻抗。當過孔阻抗過高時，可減小隔離盤尺寸，增加信號過孔容性。

3 SMA過孔阻抗仿真

使用HFSS 三維建模軟件［15］對不同結(jié)構(gòu)的SMA過孔進行建模仿真。

信號孔半徑：0.15mm，盤半徑0.3mm。

地孔半徑：0.225mm，盤半徑0.35mm，回流地孔數(shù)量為5個。

26層板，PCB材料Dk=2.8，Df=0.0035。

信號上升時間：15ps。

3.1 不同地孔距離對比

對比地孔與信號孔不同中心距下，SMA過孔阻抗值。

地孔與信號孔中心距離：1.2mm與1.4mm。

信號孔無盤：否。

信號孔隔離盤半徑：0.4mm。

背鉆殘樁長度：0.3mm。

信號出線層：L19。

圖1 SMA過孔3D模型示意圖

圖2 不同信號孔與地孔中心距孔阻抗仿真對比

地孔與信號孔中心距為1.2mm 時，孔阻抗為32.6Ω；地孔與信號孔中心距為1.4mm時，孔阻抗為34.3Ω。當信號孔與地孔距離拉大，寄生電容減小，孔阻抗提高。

3.2 信號孔無盤與有盤對比

對比信號孔有盤（非功能盤）與無盤情況下，SMA過孔阻抗值。

信號孔隔離盤半徑：0.4mm。

圖3 是否去除非功能焊盤孔阻抗仿真對比

信號孔有盤時，孔阻抗為32.6Ω；信號孔無盤時，孔阻抗低點47.9Ω，高點51.2Ω。

信號孔使用去除非功能盤工藝，有效改善了過孔寄生電容，孔阻抗有明顯提高。

3.3 不同背鉆精度對比

對比信號孔不同背板殘樁長度下，SMA過孔阻抗值。

背鉆殘樁長度：0.2mm、0.3mm、0.5mm。

地孔與信號孔中心距離：1.2mm。

信號孔無盤：否。

信號孔隔離盤半徑：0.4mm。

圖4 不同背鉆殘樁孔阻抗仿真對比

背板殘樁為0.2mm 時，孔阻抗無明顯低點，高點52.2Ω；背板殘樁為0.3mm 時，孔阻抗低點49.4Ω，高點52.0Ω；背板殘樁為0.5mm 時，孔阻抗低點47.3Ω，高點52.0Ω。當信號孔與地孔距離拉大，寄生電容減小，孔阻抗提高。綜合阻抗性能與PCB加工難度，背鉆殘樁控制在0.3mm比較合適。

3.4 不同隔離盤尺寸對比

對信號孔不同電地層隔離盤下，SMA過孔阻抗值。

隔離盤半徑：0.55mm、0.4mm、0.55/0.4mm 混合（L1-L10）。

信號孔無盤：是。

信號出線層：L19。

圖5 不同隔離盤尺寸孔阻抗仿真對比

隔離盤半徑統(tǒng)一為0.4mm 時，孔阻抗低點47.3歐，高點56.6Ω；隔離盤半徑統(tǒng)一為0.55mm 時，孔阻抗低點48.5Ω，高點58.7Ω；使用混合半徑0.4/0.55mm隔離盤時，孔阻抗低點48.7Ω，高點54.8Ω。

3.5 小結(jié)

綜上，對SMA 過孔阻抗影響最大的是非功能焊盤，去除信號孔非功能盤后，孔阻抗提高15.3Ω。去除非功能盤后，長孔前段阻抗偏高呈現(xiàn)感性，使用雙徑隔離盤，適量縮減電地層隔離盤尺寸有助于提高SMA 阻抗一致性，可將SMA 長過孔阻抗控制在48.7Ω～54.8Ω內(nèi)。

4 SMA過孔阻抗測試

在原型測試中，使用上節(jié)所述PCB疊層設計試驗板，信號出線層為L19，使用VNA 儀器對傳輸通道做阻抗測試，未去除非功能盤的SMA 過孔阻抗低至約35Ω，如圖6所示。

圖6 試驗板測試環(huán)境與測試阻抗

5 結(jié)語

本文針對高速SMA 過孔阻抗，首先定性分析了影響阻抗的因素，然后搭建過孔3D模型，通過仿真定量分析非功能盤、隔離盤尺寸、反鉆殘樁長度等對過孔阻抗的影響，最后通過自制試驗板阻抗測試驗證了仿真結(jié)果有效。該方法不僅可用于25Gbps+SMA 過孔阻抗優(yōu)化設計，有效提高過孔阻抗到通道阻抗的10%以內(nèi)，而且適用于厚多層PCB中的通孔結(jié)構(gòu)過孔，相比盲埋孔工藝降低PCB制造成本。

接下來我們將進一步研究連接器、封裝長過孔上雙徑隔離盤的應用效果，并制作試驗板進行實物測試驗證。