緩解由NBTI效應(yīng)引起的電路老化研究

王威猛

摘要：隨著科學(xué)技術(shù)的進(jìn)步，晶體管尺寸不斷逼近物力極限，使得NBTI（ （Negative Bias Temperature Instability））效應(yīng)成為影響集成電路老化的主要因素?，F(xiàn)有很多方法緩解電路的NBTI效應(yīng)，如門替換、輸入向量控制等。針對(duì)兩種方法的優(yōu)缺點(diǎn)，如何避免每種方法的缺點(diǎn)而盡可能地發(fā)揮其最大的優(yōu)勢(shì)成為研究的重點(diǎn)。

關(guān)鍵詞：NBTI效應(yīng)；電路老化；門替換；輸入向量控制

中圖分類號(hào)：TN407 文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1009-3044（2019）07-0263-02

Abstract： With the advancement of science and technology， the transistor size is approaching the physical limit， making the NBTI （Negative Bias Temperature Instability） effect a major factor affecting the aging of integrated circuits. There are many methods to mitigate the NBTI effects of circuits， such as gate replacement， input vector control， and so on. In view of the advantages and disadvantages of the two methods， how to avoid the shortcomings of each method and maximize its advantages has become the focus of research.

Key words： NBTI effect； circuit aging； gate replacement； input vector control

晶體管制造工藝進(jìn)入納米級(jí)別后，老化成為影響集成電路可靠性的主要原因。在晶體管的工藝尺寸低于45nm時(shí)，負(fù)偏置溫度不穩(wěn)定性（ negative bias temperature instability，NBTI） 效應(yīng)成為影響電路老化的主要因素[1]。當(dāng)PMOS晶體管處于負(fù)偏置（即，Vgs = -Vdd）時(shí)，在電場(chǎng)力的左右下，晶體管表面的Si-H鍵發(fā)生斷裂，產(chǎn)生大量的正電離子，導(dǎo)致閾值電壓升高，發(fā)生NBTI效應(yīng)。而當(dāng)Vgs = Vdd時(shí)，在反電場(chǎng)力的作用下，部分Si-H鍵又重新組合，使得閾值電壓降低，老化得到緩解。在很長(zhǎng)一段時(shí)間內(nèi)，這種閾值電壓升高可能會(huì)導(dǎo)致PMOS器件的延遲顯著增加，電路速度降低約10%-20%[2]，甚至有可能導(dǎo)致電路功能故障[3]。 因此，緩解NBTI效應(yīng)對(duì)提高電路可靠性的影響非常重要。

關(guān)于NBTI的早期研究主要集中在閾值電壓退化的分析以及半導(dǎo)體器件驅(qū)動(dòng)電流的影響上。后來，許多學(xué)者研究了NBTI建模和緩解技術(shù)。提出了電路級(jí)NBTI退化分析模型，并提出了考慮NBTI退化的靜態(tài)時(shí)序分析（STA）技術(shù)。基于NBTI的電路性能降級(jí)模型和STA技術(shù)，學(xué)者們已經(jīng)經(jīng)研究了可以減輕NBTI影響的設(shè)計(jì)技術(shù)。包括在電路設(shè)計(jì)之初就執(zhí)行的門替換[4，5，6，7]（gate replace）方法，以及在電路老化緩解階段實(shí)施的輸入向量控制方法[8，9，10]（input vector control）。由于電路并不是一直處于運(yùn)轉(zhuǎn)狀態(tài)，完全可以在電路待機(jī)時(shí)使用以上方法對(duì)其進(jìn)行老化防護(hù)，緩解其老化以保證電路在壽命年限里不因老化而引發(fā)電路的可靠性問題。

1 方法介紹

1.1 門替換方法

在電路設(shè)計(jì)之初，將容易被老化感知的邏輯門進(jìn)行替換，使能夠在電路待機(jī)時(shí)能夠處于老化緩解階段。具體方法就是對(duì)容易老化的門的扇入門進(jìn)行替換，為其增加一個(gè)Sleep信號(hào)，當(dāng)電路正常工作時(shí)，sleep=0，不影響電路正常工作，當(dāng)電路待機(jī)時(shí)，Sleep=1，此時(shí)的Sleep信號(hào)用來緩解電路老化。圖1為使用門替換方法緩解NBTI效應(yīng)的實(shí)例。

1.2 輸入向量控制方法

輸入向量控制方法是在電路待機(jī)時(shí)，在電路的輸入端輸入控制向量，使電路中的老化敏感門的輸入都為1，處于NBTI恢復(fù)階段，從而達(dá)到緩解電路老化的目的。輸入向量控制方法與門替換方法類似，都是為了將處于待機(jī)狀態(tài)時(shí)的老化敏感門的輸入控制為1，但是兩個(gè)方法實(shí)施的階段不同，門替換方法是在電路的設(shè)計(jì)之初就對(duì)其進(jìn)行替換，而輸入向量控制方法則是在電路已經(jīng)工作之后。圖2為輸入向量控制方法的一個(gè)具體實(shí)例。

當(dāng)圖2中的電路處于待機(jī)模式時(shí)，在其輸入端輸入控制向量01111，電路中的絕大多數(shù)邏輯門的輸入都為1，使得整個(gè)電路處于最佳老化緩解階段。輸入向量控制方法相比較門替換方法而言能減小電路的面積開銷，尤其是當(dāng)電路比較小的時(shí)候，能獲得更好的優(yōu)化效果。但是當(dāng)電路規(guī)模變大時(shí)，邏輯門的數(shù)量變多，輸入向量對(duì)電路的控制能力減弱。由圖2可知，電路中并不是所有的邏輯門的輸入都為1，邏輯門G0和G1的一個(gè)輸入引腳為0，因此輸入向量控制方法并不適合大規(guī)模集成電路的老化仿防護(hù)。

2 總結(jié)

根據(jù)門替換方法與輸入向量控制方法的優(yōu)缺點(diǎn)可知，單獨(dú)使用其中一種方法很難讓電路處于最佳的老化防護(hù)狀態(tài)。因此，我們可以將兩個(gè)方法結(jié)合使用，既能最大化的防護(hù)電路老化，又能減小面積開銷。但是，要避免兩個(gè)方法相互干擾問題，因?yàn)殚T替換方法會(huì)改變邏輯門的輸出，而邏輯門的輸入輸出一旦發(fā)生變化時(shí)，會(huì)破壞輸入向量對(duì)電路的控制，甚至?xí)耆騺y輸入向量控制方法對(duì)電路的老化防護(hù)，所以門替換方法與輸入向量控制方法結(jié)合使用時(shí)，如何避免兩個(gè)方法相互干擾是一個(gè)不容忽視的問題。

參考文獻(xiàn)：

[1] Sculptoreanu A， Aura K F， de Groat W C. NBTI-aware bit line voltage control with boosted supply voltage for improvement of 6T SRAM cell read stability[C]//International Conference on Synthesis， Modeling， Analysis and Simulation Methods and Applications To Circuit Design. IEEE， 2015：1-4.

[2] Wang W， Yang S， Bhardwaj S， et al. The impact of NBTI on the performance of combinational and sequential circuits[C]// Design Automation Conference， 2007. DAC '07. ACM/IEEE. IEEE， 2007：364-369.

[3] S. Borkar， “Electronics beyond nano-scale cmos，” in Proc. DAC， 2006，pp. 807–808.

[4] Zhang G， Yi M， Miao Y， et al. NBTI-induced circuit aging optimization by protectability-aware gate replacement technique[C]// Test Symposium. IEEE， 2015：1-4.

[5] Wu Q， Yi M， Yuan S， et al. Effective critical gate identification for mitigating circuit aging using gate replacement[C]// IEEE International Conference on Electronic Measurement & Instruments. IEEE， 2017：204-208.

[6] Liang H， Tao Z， Li Y. Efficient method to mitigate NBTI-induced circuit degradation by gate replacement techniques[J]. Journal of Electronic Measurement & Instrument， 2013， 27（11）：1011-1017.

[7] Ghane M，Zarandi H R. Gate merging：An NBTI mitigation method to eliminate critical internal nodes in digital circuits[C]∥Parallel，Distributed，and Network-Based Processing （ PDP），IEEE，2016：786 - 791.

[8] Pendyala S， Islam S A， Katkoori S. Gate Level NBTI and Leakage Co-optimization in Combinational Circuits with Input Vector Cycling[J]. IEEE Transactions on Emerging Topics in Computing， 2018， PP（99）：1-1.

[9] Wang Y， Chen X， Wang W， et al. Leakage Power and Circuit Aging Cooptimization by Gate Replacement Techniques[J]. IEEE Transactions on Very Large Scale Integration Systems， 2011， 19（4）：615-628.

[10] Ibrahim W. Identifying the Worst Reliability Input Vectors and the Associated Critical Logic Gates[J]. IEEE Transactions on Computers， 2016， 65（6）：1748.

【通聯(lián)編輯：唐一東】