數(shù)字電子技術(shù)實(shí)驗(yàn)中EDA技術(shù)的應(yīng)用策略

張琪

摘 要：EDA 是電子設(shè)計(jì)自動(dòng)化技術(shù)，具有優(yōu)化設(shè)計(jì)、布線規(guī)劃、仿真分析等多種技術(shù)功能，不僅可以提高產(chǎn)品的設(shè)計(jì)效率，還能充分優(yōu)化復(fù)雜的電路系統(tǒng)，EDA 技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)中應(yīng)用，不僅可以對 VHDL 系統(tǒng)軟件以及硬件進(jìn)行關(guān)聯(lián)，還能為試驗(yàn)過程中構(gòu)建合理的操作環(huán)境，從而有效提高數(shù)字電子技術(shù)實(shí)驗(yàn)的自主設(shè)計(jì)的效率、質(zhì)量以及實(shí)驗(yàn)效果。

關(guān)鍵詞：數(shù)字電子；技術(shù)實(shí)驗(yàn)；EDA技術(shù)；應(yīng)用策略

1 EDA技術(shù)基本特征

EDA作為現(xiàn)代電子設(shè)計(jì)的核心，以大規(guī)模可編程邏輯器件（FPGA/CPLD）為載體，以計(jì)算機(jī)為工作平臺，在EDA軟件開發(fā)環(huán)境下，采用硬件描述語言HDL（Hardware DescriptionLanguage）編寫設(shè)計(jì)文件，而一系列的編譯、綜合及優(yōu)化、布局布線、仿真，直到編程下載等工作都可自動(dòng)的完成。電路的邏輯功能與器件無關(guān)，采用的是用硬件描述語言實(shí)現(xiàn)，在整個(gè)硬件設(shè)計(jì)的過程中就像軟件設(shè)計(jì)一樣方便高效，對設(shè)計(jì)者的硬件電路方面的知識需求較低，各可編程器件之間可移植性好，因此適合多個(gè)設(shè)計(jì)者協(xié)同分工設(shè)計(jì)，可縮短開發(fā)周期。EDA技術(shù)具備采用高級硬件語言描述的特點(diǎn)，能夠?qū)崿F(xiàn)系統(tǒng)級仿真具有較強(qiáng)的綜合性能。它主要采用的是“自頂向下”和并行工程的設(shè)計(jì)方法，使設(shè)計(jì)者一開始就將產(chǎn)品生成周期、成本、質(zhì)量、開發(fā)時(shí)間等一系列因素考慮到其中。然后系在對系統(tǒng)進(jìn)行設(shè)計(jì)的時(shí)候，需要先從整體要求入手，“自頂向下”將整個(gè)系統(tǒng)設(shè)計(jì)劃分為不同的功能。在設(shè)計(jì)中每個(gè)階段都可進(jìn)行仿真，并及時(shí)改正設(shè)計(jì)中發(fā)現(xiàn)的錯(cuò)誤。高層次系統(tǒng)采用硬件描述語言，最后具體的門級邏輯電路網(wǎng)表文件需要用邏輯綜合優(yōu)化工具來產(chǎn)生，而專用集成電路或印刷電路板的實(shí)現(xiàn)是對應(yīng)的物理級得到的。

我校EDA實(shí)驗(yàn)室主要采用的是Quar tusI I軟件。QuartusII是Altera公司推出的一款綜合性可編程邏輯器件開發(fā)軟件，設(shè)計(jì)者可直接用硬件描述語言或原理圖進(jìn)行設(shè)計(jì)，對于內(nèi)部器件不需要精通，且設(shè)計(jì)速度快。該軟件最主要的特點(diǎn)為：運(yùn)行速度快、易學(xué)易用。

2 EDA課程教學(xué)的現(xiàn)狀及存在的問題

目前，大多數(shù)高校的EDA教學(xué)采取的是理論與實(shí)踐相結(jié)合的教學(xué)模式，總體上以理論教學(xué)為主、實(shí)踐教學(xué)輔之，而且實(shí)驗(yàn)教學(xué)還是以驗(yàn)證性實(shí)驗(yàn)為主，缺少創(chuàng)新性、設(shè)計(jì)性實(shí)驗(yàn)。缺少學(xué)生根據(jù)實(shí)驗(yàn)設(shè)計(jì)要求自主設(shè)計(jì)、自主學(xué)習(xí)的氛圍，缺少以案例教學(xué)法提高學(xué)生實(shí)踐能力的措施。因而導(dǎo)致在 EDA 教學(xué)中，存在著一些比較突出的問題亟待解決。

2.1教學(xué)方式單一

目前，在多數(shù)高校的EDA教學(xué)中，還是采取以理論講授為主的方式，教師將理論知識和設(shè)計(jì)方法以滿堂灌的方式、不分重點(diǎn)地講授給學(xué)生。由于“EDA技術(shù)”涉及的內(nèi)容多而廣，以致學(xué)生無法找到學(xué)習(xí)的切入點(diǎn)，導(dǎo)致學(xué)生學(xué)習(xí)的混亂。另外，面對EDA技術(shù)的新知識和新方法，由于缺少老師的引導(dǎo)，導(dǎo)致了“EDA技術(shù)”的教學(xué)與先進(jìn)技術(shù)發(fā)展的脫節(jié)。

2.2實(shí)踐課程不受重視

受傳統(tǒng)教育理念的影響，目前“EDA技術(shù)”課程教學(xué)仍以教師教學(xué)為主、學(xué)生實(shí)踐教學(xué)為輔，認(rèn)為實(shí)踐的作用只是對教師教學(xué)內(nèi)容的復(fù)習(xí)，而且“EDA技術(shù)”課程的實(shí)踐教學(xué)內(nèi)容主要是以驗(yàn)證性實(shí)驗(yàn)為主，缺少難度和創(chuàng)新性，學(xué)生做實(shí)驗(yàn)時(shí)只是根據(jù)老師的要求來驗(yàn)證實(shí)驗(yàn)指導(dǎo)書上的內(nèi)容，不利于學(xué)生主觀積極性的發(fā)揮。EDA技術(shù)的實(shí)驗(yàn)方法和實(shí)驗(yàn)手段相對陳舊，新的方法和手段在實(shí)驗(yàn)中得不到應(yīng)用，實(shí)驗(yàn)內(nèi)容與實(shí)際需求嚴(yán)重脫節(jié)，這些都極大地降低了學(xué)生學(xué)習(xí)的積極性，導(dǎo)致學(xué)生利用EDA技術(shù)進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的能力得不到提高。

2.3考核方式不合理

“EDA技術(shù)”是一門實(shí)踐性非常強(qiáng)的課程，目前該課程的考核主要還是以理論考試為主，采取閉卷考試的考核方式，實(shí)驗(yàn)成績只是作為參考。這樣的考核方式導(dǎo)致學(xué)生重視理論的學(xué)習(xí)而輕視實(shí)踐的操作，使得學(xué)生僅僅為了考試而學(xué)習(xí)，學(xué)生往往在實(shí)驗(yàn)課上不學(xué)習(xí)，而在學(xué)期快結(jié)束時(shí)通過死記硬背來惡補(bǔ)，存在理論與實(shí)踐脫節(jié)的現(xiàn)象。

3 EDA技術(shù)在數(shù)字電子技術(shù)試驗(yàn)中的應(yīng)用

3.1 EDA技術(shù)在數(shù)字電子技術(shù)試驗(yàn)中綜合輸入

EDA技術(shù)是以計(jì)算機(jī)為平臺的電子設(shè)計(jì)技術(shù)，應(yīng)用EDA軟件可以實(shí)現(xiàn)硬件自動(dòng)設(shè)計(jì)過程，以及分割、優(yōu)化、仿真等多項(xiàng)功能操作，在數(shù)字電子實(shí)驗(yàn)中應(yīng)用EDA技術(shù)，可以極大提升系統(tǒng)設(shè)效率，保證實(shí)驗(yàn)效果。在具體的試驗(yàn)過程中，數(shù)字電子技術(shù)往往會(huì)受到諸多因素的影響，其中就包括傳統(tǒng)技術(shù)，可能引發(fā)的工作環(huán)境的變化，例如硬件、搭試、調(diào)試、焊接等虛擬環(huán)境導(dǎo)致的環(huán)境復(fù)雜化，如果難以解決，勢必影響整個(gè)試驗(yàn)的質(zhì)量。為了解決這一問題，認(rèn)為在具體的操作過程中，操作人員應(yīng)當(dāng)著重注意EDA技術(shù)的應(yīng)用，與此同時(shí)實(shí)現(xiàn)平臺的有效建立，在虛擬平臺環(huán)境這一大范圍下，依據(jù)原理圖文本、VHDL文本方式實(shí)現(xiàn)實(shí)驗(yàn)項(xiàng)目源文件的輸入，以達(dá)到VHDL文本科學(xué)合理處理的目的。與此同時(shí)，還應(yīng)當(dāng)將邏輯即線路進(jìn)行轉(zhuǎn)化，使其轉(zhuǎn)變?yōu)殚T級電路，最后將網(wǎng)表文件和時(shí)序分析文件全面的展現(xiàn)出來。

3.2 EDA技術(shù)在數(shù)字電子技術(shù)試驗(yàn)中布線布局

數(shù)字電子技術(shù)試驗(yàn)中應(yīng)用EDA技術(shù)來實(shí)現(xiàn)布線布局這一工作，要求我們將FPGA/CPLD適配器的積極作用充分的發(fā)揮出來，以實(shí)現(xiàn)對綜合圖表數(shù)據(jù)的科學(xué)有效處理。處理綜合圖表數(shù)據(jù)后還應(yīng)當(dāng)充分依據(jù)邏輯映射這一形式，呈現(xiàn)數(shù)據(jù)的具體情況，這種做法可以方便我們仔細(xì)觀察具體操作過程中可能出現(xiàn)的問題和不足，并積累經(jīng)驗(yàn)教訓(xùn)為今后的試驗(yàn)做好準(zhǔn)備工作。在進(jìn)行數(shù)字電子技術(shù)實(shí)驗(yàn)的過程中，我們也可以充分利用EDA技術(shù)模式，結(jié)合底層器件配置等過程，解決試驗(yàn)過程中存在的問題，為試驗(yàn)營造良好的環(huán)境。除此之外，在線布局的過程中，應(yīng)當(dāng)著重注意文件格式的不同，這樣做可以方便我們能夠統(tǒng)一期限結(jié)構(gòu)，并在此基礎(chǔ)上找到適配對象，以滿足不同的需求。

3.3 EDA技術(shù)在數(shù)字電子技術(shù)試驗(yàn)中仿真

數(shù)字電子技術(shù)試驗(yàn)中應(yīng)用EDA技術(shù)來實(shí)現(xiàn)數(shù)字電子技術(shù)試驗(yàn)時(shí)，應(yīng)著重注意系統(tǒng)仿真功能的發(fā)揮，以達(dá)到下載試驗(yàn)編程的目的。與此同時(shí)，在實(shí)驗(yàn)操作的過程中應(yīng)對平臺的項(xiàng)目信息進(jìn)行有效評估和科學(xué)的管理操作，這樣做的主要目的在于順利的獲得相關(guān)知識和技術(shù)。EDA技術(shù)來進(jìn)行數(shù)字電子技術(shù)實(shí)驗(yàn)時(shí)，一方面要實(shí)現(xiàn)仿真平臺的科學(xué)合理利用，另一方面也要充分發(fā)揮交互數(shù)字信息的積極作用，只有這樣才能夠?qū)崿F(xiàn)對于試驗(yàn)數(shù)據(jù)的系統(tǒng)化分析，進(jìn)一步提高試驗(yàn)的效率。

3.4 EDA技術(shù)在數(shù)字電子技術(shù)試驗(yàn)中編程下載

仿真環(huán)節(jié)完成以后，并不表明試驗(yàn)的結(jié)束，我們還需要充分利用Byteblaster技術(shù)來實(shí)現(xiàn)適配器文件的下載，此外也需要利用JTAG來進(jìn)行下載操作，最終實(shí)現(xiàn)文件內(nèi)容在FPGA中的科學(xué)有效保存。

3.5加強(qiáng)實(shí)踐教學(xué)

EDA技術(shù)是一門實(shí)踐性非常強(qiáng)的課程，其不僅僅是教會(huì)學(xué)生基本的設(shè)計(jì)理念和設(shè)計(jì)思路，更主要的是教會(huì)學(xué)生如何將這些設(shè)計(jì)理念和設(shè)計(jì)思路運(yùn)用到實(shí)踐過程中去，為此需要安排大量的實(shí)驗(yàn)來進(jìn)行練習(xí)。同時(shí)，為了體現(xiàn)實(shí)驗(yàn)內(nèi)容的由易到難、由簡到繁，在安排實(shí)驗(yàn)時(shí)可將實(shí)驗(yàn)分為驗(yàn)證性實(shí)驗(yàn)、設(shè)計(jì)性實(shí)驗(yàn)和綜合性實(shí)驗(yàn)。這樣的教學(xué)方式以及教學(xué)安排即給學(xué)生提供了層次化的實(shí)驗(yàn)方案，又培養(yǎng)了他們分析問題和解決問題的能力，進(jìn)而提高了他們的工程技術(shù)素質(zhì)。

結(jié)語：

綜上所述，本文以上主要敘述的是數(shù)字電子技術(shù)實(shí)驗(yàn)中 EDA 技術(shù)的實(shí)踐應(yīng)用，通過分析可以看出，數(shù)字電子技術(shù)課程是一門實(shí)驗(yàn)性很強(qiáng)的課程，課程中應(yīng)用 EDA 這一關(guān)鍵技術(shù)可以有效改善教學(xué)質(zhì)量，不僅可以加強(qiáng)技術(shù)實(shí)驗(yàn)的可靠性，還可以有效解決傳統(tǒng)實(shí)驗(yàn)教學(xué)的問題，提高電子技術(shù)課程實(shí)驗(yàn)效率，促使學(xué)生實(shí)踐過程中不斷提高自身學(xué)習(xí)能力和理論知識水平。

參考文獻(xiàn)：

[1]蔡春曉，張國慶.EDA教學(xué)在數(shù)字電路實(shí)驗(yàn)中的實(shí)踐與探索[J].南寧： 高教論壇，2010（11）：39-41.

[2]馬學(xué)條，陳龍.基于虛擬仿真技術(shù)的數(shù)字電路實(shí)驗(yàn)教學(xué)探索[J].北京：實(shí)驗(yàn)技術(shù)與管理，2016，33（10）：127-129.