一種用于無線能量傳輸設(shè)備的高電源抑制比LDO設(shè)計(jì)

吳 琦，胡注嬌，向 旭，王俊宇,2

(1.復(fù)旦大學(xué) 專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室，上海 201203； 2.珠海復(fù)旦創(chuàng)新研究院，廣東 珠海 519000)

在新興的醫(yī)療電子產(chǎn)品中，植入式醫(yī)療電子設(shè)備具有十分廣闊的應(yīng)用前景，通過將這類裝置植入皮膚表層下方，醫(yī)生可以實(shí)現(xiàn)對(duì)患者身體表征參數(shù)的實(shí)時(shí)監(jiān)控，為診斷提供更加全面且可靠的參考數(shù)據(jù)，例如測(cè)量血壓、血糖等.未來這項(xiàng)技術(shù)甚至還有望用于治療帕金森、癲癇等疾病[1].但由于電池體積巨大、續(xù)航能力不足等多方面因素的制約，這類植入式電子產(chǎn)品的推廣受到了一定的限制.為減小電池體積，提高電池續(xù)航能力，無線能量傳輸成為一個(gè)熱門的研究方向，即使用整流器將無線傳輸?shù)慕涣餍盘?hào)轉(zhuǎn)化為直流電壓，然后通過一個(gè)低壓差線性穩(wěn)壓器(Low Dropout Regulator， LDO)進(jìn)行穩(wěn)壓，由LDO的輸出為后級(jí)系統(tǒng)供電.

射頻識(shí)別系統(tǒng)可以根據(jù)讀寫器和標(biāo)簽之間通信頻率的不同分為4大類： 低頻(Low Frequency， LF)、高頻(High Frequency， HF)、超高頻(Ultra High Frequency， UHF)和微波(Microwave， MW)[2].由于超高頻和微波信號(hào)在生物組織內(nèi)衰減比較嚴(yán)重，目前大多數(shù)植入式醫(yī)療電子產(chǎn)品中，均采用低頻或高頻兩個(gè)頻段進(jìn)行能量傳輸，其中最廣泛使用的是由國際通信聯(lián)盟無線電通信局制定的ISM(Industrial Scientific Medical)頻段，即13.56MHz(https：∥en.wikipedia.org/wiki/ISM_band).當(dāng)后級(jí)電路中存在對(duì)紋波比較敏感的模擬或射頻模塊時(shí)，就特別需要設(shè)計(jì)一款在ISM頻段具有較高電源抑制比(Power Supply ripple Rejection Ratio， PSRR)的LDO.

1 應(yīng)用于無線能量傳輸?shù)腖DO電路性能指標(biāo)及PSRR優(yōu)化方案

1.1 應(yīng)用于無線能量傳輸?shù)腖DO電路性能指標(biāo)

LDO電路在設(shè)計(jì)中需要考慮多方面因素，針對(duì)不同應(yīng)用場(chǎng)景，對(duì)LDO的功耗、紋波、瞬態(tài)響應(yīng)速度等電路性能都有不同要求.在上文提到的植入式醫(yī)療電子設(shè)備這一應(yīng)用場(chǎng)景，主要需要考慮兩方面的性能指標(biāo)： 1) 低功耗特性，植入式系統(tǒng)的功耗過高易導(dǎo)致患者體內(nèi)溫度上升、輻射場(chǎng)強(qiáng)增大等一系列生物兼容性問題，會(huì)對(duì)人體造成傷害；2) 高電源抑制比，為避免整流器輸出信號(hào)的紋波對(duì)后級(jí)微小神經(jīng)信號(hào)產(chǎn)生干擾，需重點(diǎn)提高LDO電路在ISM頻段上的電源抑制比.

綜合上述分析，本設(shè)計(jì)中LDO電路的性能指標(biāo)如表1(見第720頁)所示，為了提升電路性能的可靠性，設(shè)計(jì)時(shí)在LDO電路輸出節(jié)點(diǎn)連接一個(gè)2.2μF的大電容，從而保證系統(tǒng)的穩(wěn)定.

表1 本設(shè)計(jì)中LDO電路的性能指標(biāo)

1.2 傳統(tǒng)LDO電路電源抑制比優(yōu)化方案存在的問題

為降低LDO電路電源抑制比，目前相關(guān)文獻(xiàn)中主要提到了4種方法： (1) 在輸入信號(hào)與LDO之間接入一個(gè)RC濾波器，濾除高頻紋波信號(hào)[3]，這種方法最大的缺點(diǎn)是需要使用大電容來獲得比較低的轉(zhuǎn)折頻率，會(huì)消耗很非常大的面積，不符合本文針對(duì)的應(yīng)用場(chǎng)景；(2) 級(jí)聯(lián)LDO[4]或級(jí)聯(lián)傳輸管[4]，這種方法主要改善的是低頻段的PSRR特性，對(duì)高頻紋波的濾除效果非常有限，且會(huì)因?yàn)榧?jí)聯(lián)增加輸入到輸出之間的壓降，降低整體效率，同時(shí)由于多使用一個(gè)LDO電路，整體功耗也會(huì)增大；(3) 前饋紋波消除技術(shù)，即將傳輸管的柵極和源極電壓保持為常數(shù)，這樣通過柵源放大得到的漏極電流將不再受電源紋波的影響[5-7]，但這種方案中額外的前饋及求和放大器都需要有足夠大的帶寬，因此需要很大的偏置電流，大大增加電路功耗，不符合低功耗設(shè)計(jì)要求；(4) 利用高頻段傳輸管柵極電壓與源級(jí)電壓的關(guān)系[8]，從電容角度構(gòu)造負(fù)電容，在理論上實(shí)現(xiàn)柵極和源極小信號(hào)電壓在高頻段保持一致，從而在傳輸管柵源放大過程中抵消紋波影響，但這種方法所改善的頻段較窄，在0.6～1MHz之間可達(dá)到-76dB，但在ISM頻段上的電源抑制比約為0.

1.3 本文提出的LDO電路電源抑制比優(yōu)化方案

圖1 LDO電路的交流小信號(hào)模型Fig.1 Small-signal equivalent model of LDO

為解決上述傳統(tǒng)優(yōu)化方案中存在的問題，本文提出一種新的前饋紋波消除辦法，在傳統(tǒng)方法的基礎(chǔ)上重點(diǎn)改善高頻段的電源抑制比.

LDO結(jié)構(gòu)主要由3部分組成： 誤差放大器(Error Amplifier， EA)、傳輸管(MP)、反饋電阻(R1、R2).利用圖1所示的交流小信號(hào)模型進(jìn)行分析，LDO輸出節(jié)點(diǎn)處的紋波主要來由兩部分組成： 一是電源電壓小信號(hào)通過輸入節(jié)點(diǎn)Vin到輸出節(jié)點(diǎn)Vout和輸出節(jié)點(diǎn)Vout到地之間的小信號(hào)阻抗分壓，記為Ao1；另一部分是通過傳輸管MP的柵源放大得到的紋波，記為Ao2.具體計(jì)算方法如式(1)～(3)所示：

(1)

(2)

(3)

其中：rds為傳輸管的導(dǎo)通電阻；ZL為輸出阻抗；gmp為傳輸管跨導(dǎo)；AOL為環(huán)路直流開環(huán)增益；βFB為反饋系數(shù).

由此可見，改善LDO電路的電源抑制比特性主要的優(yōu)化辦法有如下幾種：

1) 令Vg/Vin=1，從而消除Ao2項(xiàng)，提高電源抑制比.但是這種方法隨著頻率的增加，LDO主環(huán)路的增益將發(fā)生衰減，導(dǎo)致PSRR性能隨之衰減；

2) 增加環(huán)路帶寬，通過保持帶寬內(nèi)的環(huán)路增益來抑制紋波，改善PSRR性能，但這種增大帶寬的方法必然會(huì)引起功耗增加，同時(shí)帶寬增大也會(huì)對(duì)環(huán)路的穩(wěn)定性造成不利的影響；

3) 通過前饋，從電源Vin引一條支路到Vg點(diǎn)，使得Ao1+Ao2=0，這種方法能夠在較大頻率范圍內(nèi)獲得很好的電源抑制，但會(huì)增加設(shè)計(jì)的復(fù)雜性，同時(shí)增加的前饋模塊會(huì)需要更多的電流，導(dǎo)致電路的功耗加大.

圖2 本文提出的LDO電路結(jié)構(gòu)Fig.2 Architecture of proposed LDO

本文提出的優(yōu)化方案就是以第一種方法為基礎(chǔ)，加入針對(duì)高頻段PSRR性能進(jìn)行優(yōu)化的紋波消除支路，具體電路結(jié)構(gòu)如圖2所示.通過加入緩沖級(jí)(M1、M2)和PSRR增強(qiáng)模塊(PSRR-EN)，達(dá)到對(duì)電源抑制比的優(yōu)化.

PSRR-EN模塊的工作原理為： M3管作為一個(gè)二極管方式連接的MOS管，其源極的電源信號(hào)Vin的紋波可以傳到LPF輸入端，通過這個(gè)RC低通濾波器，將其中的高頻紋波濾除.M2管的柵極是濾除了高頻紋波的信號(hào)，而M2管的源極為包含了電源紋波的信號(hào)，因此，在M2管柵源放大的過程中仍然保留了紋波信號(hào)，即傳輸管柵極電源噪聲近似等于Vin，再通過傳輸管的柵源放大作用即可消除紋波信號(hào)[9]，即Vg/Vin=1.由此，LDO電路電源抑制比得到了改善.

圖3 LDO等效電路模型[10]Fig.3 Equivalent circuit model of LDO[10]

為了使電源抑制比分析更加簡(jiǎn)明，需要對(duì)LDO電路進(jìn)行簡(jiǎn)化，圖3為電源抑制比小信號(hào)等效分壓模型[10]，其中：ZO由反饋電阻網(wǎng)絡(luò)、負(fù)載阻抗和濾波電容組成；ZP由傳輸管等效電阻和電容組成；ZShunt為閉環(huán)反饋的等效模型，它的計(jì)算公式為：

(4)

其中：AEA為誤差放大器增益；GP為傳輸管跨導(dǎo)；βFB為反饋系數(shù).

因此電源抑制比為：

(5)

根據(jù)該模型可以分析電源抑制比在不同頻率附近的情況，其中：PO為主輸出極點(diǎn)；PEA為誤差放大器輸出極點(diǎn)；fZO為由負(fù)載電容的串聯(lián)等效電阻(Equivalent Series Resistance， ESR)引入的零點(diǎn)；ZEA為誤差放大器輸出端的補(bǔ)償零點(diǎn)；PBuf為緩沖級(jí)輸出極點(diǎn)；fP為傳輸管特征頻率；CO、CB、CL分別是輸出電容、旁路電容、負(fù)載電容，RESR為負(fù)載電容的串聯(lián)等效電阻.

1) 頻率0～PO：

(6)

2) 頻率PO～PEA，PEA～fZO：

(7)

3) 頻率增大到使得ZO=ZShunt：

(8)

4) 頻率ZEA～PBuf：

圖4 電源抑制比隨頻率變化曲線Fig.4 Curve of PSRR varying with frequency

(9)

5) 頻率PBuf～fP：

(10)

6) 頻率fP以上：

(11)

根據(jù)以上分析可以繪出PSRR隨頻率變化的大致曲線如圖4所示.

2 LDO的主要電路設(shè)計(jì)及仿真

2.1 傳輸管的選取

在傳輸管的選取時(shí)，主要考慮兩方面的因素： 第一，能夠提供足夠的驅(qū)動(dòng)能力，對(duì)于較大負(fù)載的情況，需要選擇較大尺寸的傳輸管，并要考慮該尺寸的傳輸管可以在不同的工藝、溫度下都能滿足最大負(fù)載的要求；第二，盡可能地提高效率，LDO的效率和LDO電路的壓差呈反比，具體計(jì)算公式如式(12)所示，其中Iq為靜態(tài)電流.由此可見，要盡量減小LDO的壓差，以提高電路能效.

(12)

此外，在傳輸管選取時(shí)N型和P型也有區(qū)別.N型傳輸管輸出阻抗較低，在負(fù)載發(fā)生較大的變化時(shí)，LDO環(huán)路可以快速反應(yīng)，獲得較好的瞬態(tài)響應(yīng)特性.P型傳輸管與此相反，它具有較高的輸出阻抗，但是由于P型管導(dǎo)通所需的控制電壓只需要比輸出電壓高一個(gè)Vdsat，而N型傳輸管導(dǎo)通所需要的控制電壓為(Vdsat+Vgs)，因此P型傳輸管在能效方面具有更大的優(yōu)勢(shì).本文設(shè)計(jì)針對(duì)的是一個(gè)低功耗的應(yīng)用環(huán)境，因此選擇PMOS管作為傳輸管可以獲得更好的電路性能.

2.2 環(huán)路穩(wěn)定性分析

對(duì)環(huán)路的穩(wěn)定性進(jìn)行分析，如圖2所示，主環(huán)路中的主要極點(diǎn)分別用①、②、③標(biāo)注.由于輸出節(jié)點(diǎn)③處有一個(gè)2.2μF的大電容，因此將3號(hào)點(diǎn)為環(huán)路主極點(diǎn)，1、2號(hào)點(diǎn)為次極點(diǎn)，由于負(fù)載電容COUT的ESR效應(yīng)可獲得一個(gè)零點(diǎn)，可以用來抵消電路中的2號(hào)極點(diǎn)，因此還需要再引入一個(gè)零點(diǎn)來對(duì)1號(hào)極點(diǎn)進(jìn)行抵消.

設(shè)計(jì)時(shí)，在1號(hào)節(jié)點(diǎn)處增加了一個(gè)RC串聯(lián)到地的支路，從而引入了一個(gè)零點(diǎn).現(xiàn)分析該RC支路對(duì)環(huán)路穩(wěn)定性的影響，如下圖5所示，Rcomp和Ccomp為增加的RC串聯(lián)支路，而REA和CEA為原電路中該節(jié)點(diǎn)處的等效電容和電阻.當(dāng)增加了補(bǔ)償?shù)腞C支路后，1號(hào)節(jié)點(diǎn)處的極點(diǎn)和零點(diǎn)位置發(fā)生變化，一方面增加了一個(gè)零點(diǎn)Zcomp，另一方面由于該節(jié)點(diǎn)處的原等效電容CEA遠(yuǎn)小于Ccomp，因此該節(jié)點(diǎn)的實(shí)際等效電容由CEA變?yōu)镃comp，原有的極點(diǎn)位置發(fā)生了很大的改變，向原點(diǎn)方向移動(dòng)到了頻點(diǎn)PEA處.同時(shí)，還新引入了一個(gè)極點(diǎn)Pnew，但是由于Pnew大于Zcomp，而且遠(yuǎn)大于環(huán)路帶寬，因此可以忽略Pnew對(duì)環(huán)路穩(wěn)定性的影響，具體計(jì)算如式(13)～(15)：

(13)

(14)

(15)

根據(jù)上述分析，對(duì)于1號(hào)極點(diǎn)而言，引入的RC補(bǔ)償支路的最終影響是將原本的極點(diǎn)位置移到了1/(2πREACcomp)處，同時(shí)還引入了一個(gè)零點(diǎn)1/(2πRcompCcomp)，為了讓這一對(duì)零極點(diǎn)相互抵消，只需要設(shè)置Rcomp，令其與REA大小相等即可.而2號(hào)極點(diǎn)由輸出電容的ESR效應(yīng)引入的零點(diǎn)抵消，從而最終環(huán)路中只剩下3號(hào)點(diǎn)的主極點(diǎn)，整個(gè)LDO主環(huán)路形成了類似單極點(diǎn)的穩(wěn)定系統(tǒng)，如圖6所示.

圖5 RC補(bǔ)償電路原理圖Fig.5 Principle diagram for RC compensation ciruit

圖6 環(huán)路穩(wěn)定性分析示意圖Fig.6 Diagram for stability analysis of the loop

由于設(shè)計(jì)指標(biāo)中最大負(fù)載電流為5mA，因此根據(jù)負(fù)載為3mA時(shí)的直流工作點(diǎn)，代入輸出電容COUT=2.2F，等效電阻RESR≈100mΩ，可以計(jì)算出零極點(diǎn)的估算頻點(diǎn)如下：

(16)

(17)

(18)

(19)

(20)

由此可見，除輸出主極點(diǎn)外，其余極點(diǎn)PEA和PBuf分別被零點(diǎn)Zcomp和ZESR很好地補(bǔ)償了，理論計(jì)算中環(huán)路穩(wěn)定性得到滿足.

2.3 誤差放大器的設(shè)計(jì)

根據(jù)前一章節(jié)對(duì)電源抑制比隨頻率變化關(guān)系的分析，在低頻時(shí)電源抑制比與環(huán)路開環(huán)增益的關(guān)系如 式(6)所示，由此可以推算出，當(dāng)?shù)皖lPSRR要求為40dB時(shí)，主環(huán)路的反饋系數(shù)為1時(shí)，所需要的開環(huán)增益為100以上.根據(jù)誤差放大器增益與環(huán)路開環(huán)增益的關(guān)系，可以進(jìn)一步推算出誤差放大器的增益至少為33dB.

根據(jù)線路調(diào)整率(Line Regulation)和誤差放大器增益和緩沖級(jí)增益以及反饋系數(shù)的關(guān)系式為：

(21)

在已根據(jù)系統(tǒng)需求確定線路調(diào)整率要求為不超過10mV/V，可以推算出滿足該條件所需的誤差放大器增益AEA不得小于40dB.綜合上述分析，最終誤差放大器選取的是鏡像放大器結(jié)構(gòu)，該結(jié)構(gòu)的優(yōu)點(diǎn)在于較高的直流增益和較大的輸出電壓擺幅.

2.4 電源抑制比分析

由于緩沖級(jí)為源極跟隨結(jié)構(gòu)，因此LDO電路在低頻段的電源抑制比計(jì)算公式(6)可以轉(zhuǎn)化為式(22)：

(22)

通過對(duì)實(shí)際電路進(jìn)行仿真，可知誤差放大器直流增益為55dB，傳輸管的跨導(dǎo)值為42.53mS.當(dāng)負(fù)載電流為1mA時(shí)，開環(huán)等效輸出阻抗約為70Ω.將參數(shù)代入式(22)可計(jì)算出本設(shè)計(jì)中的PSRR在低頻段的理論值約為-65dB.

3 LDO電路的版圖實(shí)現(xiàn)及系統(tǒng)仿真

本文中的LDO電路在SMIC 0.13μm工藝下進(jìn)行設(shè)計(jì)，為保證電路工作性能及可靠性，在版圖設(shè)計(jì)時(shí)，針對(duì)傳輸管和誤差放大器等幾個(gè)重要模塊，進(jìn)行了專門的優(yōu)化，最終LDO芯片版圖全局圖如圖7所示，版圖核心部分的面積約為0.081mm2.

對(duì)LDO電路的靜態(tài)工作點(diǎn)進(jìn)行后仿，總的靜態(tài)電流約為30μA，其中誤差放大器20μA、緩沖級(jí)10μA.針對(duì)100μA、1mA、5mA 3種不同的負(fù)載情況，對(duì)環(huán)路穩(wěn)定性進(jìn)行后仿，即使在最差的工藝角下，相位裕度也能達(dá)到47°滿足設(shè)計(jì)要求.當(dāng)輸入電壓從1.5V跳變到1.7V時(shí)，輸出電壓變化為0.396mV，可知電路的線路調(diào)整率為1.98mV/V.當(dāng)負(fù)載電流從100μA跳變到5mA時(shí)，輸出電壓變化為6mV，可知電路的負(fù)載調(diào)整率為1.22mV/mA.

接著，在負(fù)載為1mA時(shí)，對(duì)電路電源抑制比優(yōu)化情況進(jìn)行仿真，對(duì)比加入PSRR-EN模塊前后的電路PSRR數(shù)值，可以明顯看出PSRR增強(qiáng)的效果，詳情如表2所示.仿真值略低于理論計(jì)算值，因?yàn)樵诶碚撚?jì)算中會(huì)忽略寄生參數(shù).

圖7 LDO芯片版圖全局圖Fig.7 Global graph for layout of LDO

表2 PSRR-EN模塊使用前后LDO性能對(duì)比

Tab.2 Performance comparison of the LDO with/without PSRR-EN module

PSRR-EN模塊PSRR/dB@100kHz@1MHz@10MHz有-9-63-63無-49-57-62

4 LDO電路的流片驗(yàn)證及測(cè)試

在SMIC 0.13μm工藝下流片后，完成電路性能的測(cè)試驗(yàn)證，主要測(cè)量了負(fù)載調(diào)整率、線性調(diào)整率、電源抑制比等3方面的性能.

在測(cè)量負(fù)載調(diào)整率時(shí)，采用了MOS管與滑動(dòng)電阻串聯(lián)的方式，將MOS管當(dāng)作開關(guān)來控制該路負(fù)載的通和斷，從而實(shí)現(xiàn)輸出負(fù)載電流的大小的跳變.圖8(a)為負(fù)載調(diào)整率測(cè)試結(jié)果，圖中方波脈沖為控制負(fù)載的開關(guān)管的柵極電壓，高電平時(shí)開關(guān)導(dǎo)通，負(fù)載電流為4.982mA，低電平時(shí)開關(guān)關(guān)斷，負(fù)載電流降低為105.12μA，因此負(fù)載電流變化值為4.877mA，而此過程中輸出電壓變化為2.45mV，由此可計(jì)算得到負(fù)載調(diào)整率大小為0.502mV/mA，與負(fù)載調(diào)整率的后仿結(jié)果1.22mV/mA相比略小一些，符合應(yīng)用需求.

在測(cè)量線性調(diào)整率時(shí)，在VDD處施加一個(gè)階躍的方波信號(hào)即可，如圖8(b)為線性調(diào)整率測(cè)試結(jié)果，圖中方波脈沖為電路的輸入電壓，當(dāng)輸入電壓從1.5V跳變?cè)龃蟮?.7V時(shí)，輸出電壓的穩(wěn)態(tài)變化大小為1.07mV，由此可計(jì)算得到LDO的線路調(diào)整率為5.35mV/V，與線性調(diào)整率的后仿結(jié)果1.98mV/V相比略微增大.這一偏差主要是因?yàn)閷?shí)際的測(cè)試電路中偏置電流略大于設(shè)定值所導(dǎo)致，實(shí)際誤差放大器增益比設(shè)定值略小，而線性調(diào)整率與誤差放大器的增益成反比，故實(shí)際的線性調(diào)整率比后仿結(jié)果略大.此外，在輸入電壓發(fā)生瞬態(tài)變化時(shí)，由于MOS管的柵漏電容迅速充電，會(huì)產(chǎn)生一個(gè)最大值為7.5mV的過充電壓，大約是所需穩(wěn)態(tài)輸出電壓的0.7%，基本滿足應(yīng)用要求.

在測(cè)試電源抑制比時(shí)，利用信號(hào)發(fā)生器提供固定頻率的正弦波，使用示波器測(cè)量該頻率下的輸入輸出電壓，通過示波器的快速傅里葉變換(FFT)功能直接計(jì)算得到該頻率下的電源抑制比PSRR，為避免示波器精度不夠影響測(cè)量結(jié)果，在電路輸出端引入低噪聲放大器(Low Noise Amplifier， LNA)放大輸出紋波.圖8(c)為13.56MHz時(shí)的PSRR測(cè)試示波器顯示的FFT波形，從圖中可以直接讀取該頻率下的電源抑制比.調(diào)節(jié)信號(hào)發(fā)生器的輸出頻率，可以分別測(cè)出不同頻點(diǎn)下的PSRR數(shù)值，根據(jù)這些孤立頻點(diǎn)的PSRR值繪制出電源抑制比頻率變化的曲線，如圖8(d)所示.由于儀器測(cè)量范圍限制，本文中的電源抑制比最大可測(cè)范圍僅達(dá)到20MHz.由圖中可以讀出，在無線能量傳輸最廣泛使用的ISM頻段，本設(shè)計(jì)的電源抑制比為-72dB，基本滿足應(yīng)用需求.

圖8 LDO電路性能測(cè)試結(jié)果Fig.8 Test result for the performance of LDO circuit

將電源抑制比測(cè)試結(jié)果與同類型論文的電路進(jìn)行對(duì)比，如表3所示，其中所有參考文獻(xiàn)的性能都是在負(fù)載為1mA時(shí)測(cè)量.

表3 電源抑制比性能對(duì)比

5 結(jié) 語

本文首先對(duì)LDO電路的基本結(jié)構(gòu)進(jìn)行分析，總結(jié)降低電源抑制比的各種方法，然后針對(duì)無線能量傳輸這一典型的應(yīng)用環(huán)境，提出通過紋波消除支路改善高頻的電源抑制比的設(shè)計(jì)，最后在SMIC 0.13μm工藝下流片驗(yàn)證，測(cè)試結(jié)果表明： 當(dāng)負(fù)載電流為1mA時(shí)，在100kHz電源抑制比為-63dB，在1MHz電源抑制比為-87dB，在10MHz電源抑制比為-73dB，在20MHz電源抑制比為-82dB.