音頻數(shù)模轉(zhuǎn)換器芯片內(nèi)部低功耗的設(shè)計(jì)研究

譚舒凱

摘 要：隨著我國(guó)科學(xué)技術(shù)不斷發(fā)展，當(dāng)今節(jié)能低耗已經(jīng)成為了我國(guó)各個(gè)產(chǎn)業(yè)的必然發(fā)展趨勢(shì)。音頻數(shù)模轉(zhuǎn)換器芯片內(nèi)部低功耗設(shè)計(jì)作為當(dāng)今行業(yè)非常關(guān)注的問(wèn)題。本文提出一種0.35μmCMOS技術(shù)，應(yīng)用了24位采樣率為44.1KHz的音頻數(shù)模轉(zhuǎn)換器芯片實(shí)現(xiàn)低功耗設(shè)計(jì)，應(yīng)用了FIR/IIR濾波器直接電荷轉(zhuǎn)換開(kāi)關(guān)電容，使用一個(gè)在放大器，之后通過(guò)濾波器轉(zhuǎn)換輸入數(shù)字信號(hào)，從而實(shí)現(xiàn)最終的低耗設(shè)計(jì)。

關(guān)鍵詞：音頻數(shù)模轉(zhuǎn)換器；芯片；低功耗；設(shè)計(jì)

在科學(xué)技術(shù)時(shí)代下，地方近音頻數(shù)模轉(zhuǎn)換器也逐漸朝向節(jié)能低耗方面發(fā)展。從如今發(fā)展現(xiàn)狀來(lái)看，多數(shù)的DAC芯片都應(yīng)用了delta-sigma結(jié)構(gòu)，這樣可以提高音頻采樣率以及音頻整形，減少了音頻系統(tǒng)運(yùn)行效率而提高運(yùn)行精度。該項(xiàng)設(shè)計(jì)手段可以有效提高數(shù)字電路性能，可以控制模擬電路面積、減少系統(tǒng)的復(fù)雜度。但是在實(shí)際應(yīng)用當(dāng)中依然不夠完善，這時(shí)由于在芯片設(shè)計(jì)當(dāng)中，很多造成裕度都會(huì)轉(zhuǎn)到模擬電路系統(tǒng)，由此可見(jiàn)，模擬電路會(huì)對(duì)整機(jī)電路性能造成影響。

1 整體設(shè)計(jì)思路

為了能夠提高音頻數(shù)模轉(zhuǎn)換器的采集效率，需要在DAC中增加低功耗的開(kāi)關(guān)電容DAC，但如果應(yīng)用傳統(tǒng)DAC，需要進(jìn)一步降低KT/C噪聲，勢(shì)必會(huì)導(dǎo)致大電容的面積有所增加，減少了轉(zhuǎn)換器芯片損耗。而開(kāi)關(guān)電容模式可以很好的解決這一問(wèn)題，該模式會(huì)大大降低電容面積的功耗，從而減少KT/C的噪聲和功耗。

從結(jié)合層面出發(fā)，整個(gè)音頻數(shù)模轉(zhuǎn)換器DAC芯片實(shí)則與SNRout和帶外噪聲有著直接關(guān)聯(lián)，驅(qū)動(dòng)電路直接受到其數(shù)值大小的效應(yīng)。所以，想要加強(qiáng)SNRout，降低帶外噪聲是必然的，這樣會(huì)有所增加濾波器結(jié)構(gòu)的復(fù)雜性，也會(huì)加強(qiáng)電路功耗與面積。這時(shí)可以考慮FIR/IIR濾波器，這樣可以降低噪聲、提高線性度、減少影響。

2 電路結(jié)構(gòu)

本文主要是采用了直接電荷轉(zhuǎn)移開(kāi)關(guān)電容，并配合上開(kāi)關(guān)電容重建濾波器低耗設(shè)計(jì)將模式。在DAC當(dāng)中加入035μmCMOS技術(shù)，配合上24位44.1KHz的delta-sigma音頻芯片。整體系統(tǒng)可以劃分為兩個(gè)部分，即數(shù)字部分和模擬部分。整體思路為“DIN→64×內(nèi)插濾波器→4階DSM→15級(jí)DAC由LP→AO”（如圖1）。

在模擬設(shè)計(jì)部分當(dāng)中，重點(diǎn)的設(shè)計(jì)內(nèi)容是DAC和后置濾波器。在正常設(shè)計(jì)時(shí)，想要減少運(yùn)行中的功耗，應(yīng)多家考慮SCDAC結(jié)構(gòu)，相比普通的DAC電流設(shè)計(jì)模式，SC結(jié)構(gòu)可以有效減少時(shí)針抖動(dòng)敏感度。采用SCDAC過(guò)程中，為了避免面積過(guò)小無(wú)法匹配以及降低KT/C噪聲，所以還是需要增加電容面積，但此對(duì)策可以增加損耗。所以在整個(gè)系統(tǒng)當(dāng)中，采樣、反饋電容都要重點(diǎn)考慮SC。

將模擬濾波器設(shè)置在整個(gè)系統(tǒng)當(dāng)中可以實(shí)現(xiàn)平滑輸入數(shù)字位流，減少帶外噪聲，但是不能影響信號(hào)敏感度，符合實(shí)際設(shè)計(jì)標(biāo)準(zhǔn)。相比收入1位數(shù)字，多位輸入會(huì)更好的將電荷注入到虛擬地當(dāng)中。這樣會(huì)減少輸入跨度，所以在很大程度上放大了器擺率的要求，加入輸入信號(hào)強(qiáng)度較弱，也會(huì)降低放大器擺率要求。

3 DTC設(shè)計(jì)

在DTC技術(shù)應(yīng)用中，主要是為了將輸入電容直接轉(zhuǎn)移到電荷積分電容當(dāng)中，所以電容中不需要提供電流，該項(xiàng)技術(shù)非常適用于DAC系統(tǒng)。并且DCT還可以改善效率與噪聲間的關(guān)系與矛盾機(jī)，可以忽略電容回轉(zhuǎn)部位上的消耗問(wèn)題，總功耗直接與地板電容消耗有著直接關(guān)系。在本系統(tǒng)當(dāng)中，電容直接電荷會(huì)傳輸?shù)椒答侂娐樊?dāng)中，不對(duì)對(duì)輸出電荷造成明顯影響。

在音頻DAC當(dāng)中，DCT-SC DAC作為采用數(shù)據(jù)以及時(shí)間信號(hào)連接的接口，系統(tǒng)當(dāng)中的非線性輸入轉(zhuǎn)化成后置濾波器的輸入噪聲，容易出現(xiàn)音頻失真等情況，且較為嚴(yán)重。這里就能夠充分發(fā)揮DCTSCDAC結(jié)構(gòu)作用。應(yīng)用開(kāi)關(guān)電容時(shí)，需要控制構(gòu)建時(shí)間，而時(shí)鐘抖動(dòng)與模擬電平不會(huì)相互影響。連續(xù)時(shí)間電路中，通過(guò)時(shí)鐘抖動(dòng)會(huì)產(chǎn)生隨機(jī)信號(hào)，會(huì)影響信號(hào)輸出跨度，把所輸出的高頻率化噪聲轉(zhuǎn)移到通帶當(dāng)中。在DAC中增設(shè)Chold時(shí)，可以將低通濾波增加到傳輸函數(shù)中，實(shí)現(xiàn)降低了高頻量噪聲的目標(biāo)。通過(guò)檢測(cè)調(diào)查可以發(fā)現(xiàn)，Chold采樣量更高，相當(dāng)于總采樣電容的兩倍，截止頻率為177kHz，時(shí)鐘抖動(dòng)頻率也增加了12dBSNR。

4 SCF設(shè)計(jì)

DAC濾波器設(shè)置中，要確保運(yùn)行的實(shí)際閾值控制在動(dòng)態(tài)范圍內(nèi)，即DR和SNRout下，最大程度上降低功耗和面積。這里需要從兩個(gè)方面出發(fā)，即DR直接關(guān)乎到了信號(hào)帶噪聲，可以模擬部分噪聲與熱燥聲；而SNRout與信號(hào)帶外噪聲有直接關(guān)系，這是由于模擬濾波器會(huì)直接決定良好噪聲。充分考慮這兩項(xiàng)數(shù)值，帶外濾波需要有更多的模擬濾波器，這會(huì)提高帶內(nèi)噪聲，減少DR。而低耗設(shè)計(jì)需要在保證面積符合標(biāo)準(zhǔn)的情況下實(shí)現(xiàn)低噪聲的目標(biāo)，采用一個(gè)運(yùn)放結(jié)構(gòu)。其中，主要是以數(shù)字信號(hào)為主，SNRout通過(guò)模擬濾波器輸入中的FIR濾波即可滿(mǎn)足實(shí)際標(biāo)準(zhǔn)。

15級(jí)混合與后置濾波SC DAC（如圖2），為了能夠降低電容不匹配等問(wèn)題，15位數(shù)字信號(hào)要先經(jīng)過(guò)DEM模塊。采用電路全差分結(jié)構(gòu)形式，采用時(shí)鐘陪你率2.822MHz，并且不同電容序列當(dāng)中加入了15個(gè)電容，并一一對(duì)應(yīng)始終時(shí)刻，通過(guò)所輸入的數(shù)據(jù)信息進(jìn)行采樣，在對(duì)應(yīng)的時(shí)刻電容的放樣輸入與輸出會(huì)并聯(lián)。其中，輸入主要是由于反饋路徑分配電荷確定。而在SC電路離散以及時(shí)間接口位置上，積分非線性會(huì)直接決定失真性，并不是和時(shí)鐘相位末端直接聯(lián)系。這里的非線性因素主要包含SR限制、電荷注入、RC時(shí)間常數(shù)，但這些影響因素通過(guò)人工調(diào)節(jié)可以緩解和降低。例如采用DCT結(jié)構(gòu)即可減少此類(lèi)問(wèn)題。為了能夠減少電荷注入影響，可以考慮采用4相非交疊時(shí)鐘。

每半個(gè)差分電路當(dāng)中有兩個(gè)電容序列，其中，（1）DEM輸出數(shù)據(jù)標(biāo)準(zhǔn)展開(kāi)控制；（2）延遲一周數(shù)據(jù)控制。FIR濾波器的傳輸函數(shù)主要是由KT/C噪聲直接決定，可以采樣電容劃分成為兩個(gè)不同增加功率。這樣面積上也會(huì)有所增加。反饋電容會(huì)產(chǎn)生一個(gè)低通濾波函數(shù)，主要是采樣電容和反饋電容比值確定。整個(gè)系統(tǒng)中電荷是直接轉(zhuǎn)移形式，因此采樣電容不會(huì)出現(xiàn)運(yùn)放負(fù)載問(wèn)題。運(yùn)放負(fù)載主要是采樣和反饋電容底板決定，底板電容量與電路電容的比值為15：1，這樣就會(huì)大大減少對(duì)SC尺寸的影響。而輸入驅(qū)動(dòng)需求直接決定了運(yùn)放功耗，這是由于本設(shè)計(jì)是通過(guò)SC DAC直接驅(qū)動(dòng)了音頻DAC外部電路。

5 運(yùn)放設(shè)計(jì)

當(dāng)今常見(jiàn)的高速高增益放大器種類(lèi)有很多，主流的類(lèi)型有折疊式共源共柵、套筒式共源共柵、無(wú)尾電流套筒共源共柵。其中，套筒式在通過(guò)實(shí)際應(yīng)用中具有功耗低、頻率高等特點(diǎn)，相比折疊式具有更高的帶寬和直流增益，并且管數(shù)較少，芯片面積相對(duì)更小一些。缺點(diǎn)是輸入共模、輸出擺幅小。因?yàn)樘淄彩椒糯笃鞔嬖诖祟?lèi)問(wèn)題，即使取到了尾電流源形式，但是FSRR和CMRR同樣無(wú)法發(fā)揮相應(yīng)的作用，GB和穩(wěn)定時(shí)間對(duì)輸入共模和電壓變化十分敏感。但是折疊式套筒可以實(shí)現(xiàn)高輸出擺幅，所以在日常應(yīng)用中較為廣泛，但也正是這種折疊形式，對(duì)電流量要求更高，從而提高了功耗量，再加上輸入管信號(hào)電路是并聯(lián)形態(tài)，輸出電阻通常要低于套筒運(yùn)放，直流增益也有所減少。

通過(guò)綜合考慮電路中的輸入/出的范圍以及FSRR、CMRR要求，可以采用折疊共源共柵兩級(jí)方法。二級(jí)采用了AB類(lèi)型，這樣即可解決效率與出入擺幅的親故康，也可以提高增益、動(dòng)態(tài)范圍。為了可以有效降低噪聲以及1/f噪聲，可以采用大輸入管，規(guī)格為400μ/0.8μ；大尾電流管9μ/3μ。偏置電流控制在500μA。針對(duì)全差分結(jié)構(gòu)運(yùn)放來(lái)說(shuō)，需要特別關(guān)注高增益的情況，輸出共模電平與器件特性和失配十分敏感。所以共模反饋電路是整個(gè)系統(tǒng)中非常重要的一部分，因此應(yīng)用開(kāi)關(guān)電容。

6 結(jié)論

本文提出了一種直接電荷轉(zhuǎn)移開(kāi)關(guān)電容技術(shù)與開(kāi)關(guān)電容重建濾波器低耗的DAC設(shè)計(jì)方案。通過(guò)試驗(yàn)表明，整體設(shè)計(jì)系統(tǒng)的dc增益為108dB、GBW為50MHz、PM55°、SR為85V/μs、功耗為12mW、建立時(shí)間為70ns。整個(gè)系統(tǒng)可以在2.811MHz的條件直接運(yùn)行。并且保持諧波抑制與達(dá)到了100dB。符合最初的設(shè)計(jì)標(biāo)準(zhǔn)。

參考文獻(xiàn)：

[1]程媛媛，楊文榮.音頻數(shù)模轉(zhuǎn)換器芯片內(nèi)部低功耗的設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2007，15（11）：1584-1586.

[2]張昊.低功耗、高精度音頻數(shù)模轉(zhuǎn)換器的設(shè)計(jì)與實(shí)現(xiàn)[D].浙江大學(xué)，2011.

[3]梁帥，衛(wèi)寶躍，劉昱，等.24位低功耗音頻Sigma-Delta數(shù)模轉(zhuǎn)換器數(shù)字前端實(shí)現(xiàn)[J].微電子學(xué)與計(jì)算機(jī)，2015，32（5）：36-40.

[4]柯強(qiáng)，衛(wèi)寶躍，梁帥，等.一種基于反相器的音頻應(yīng)用低功耗Sigma-Delta模數(shù)轉(zhuǎn)換器[J].微電子學(xué)與計(jì)算機(jī)，2016，33（8）：24-28.

[5]梁國(guó).基于65nm工藝的高性能音頻∑△模數(shù)轉(zhuǎn)換器的研究與實(shí)現(xiàn)[D].浙江大學(xué)，2012.