基于CPLD的天氣雷達(dá)信號(hào)處理器的設(shè)計(jì)實(shí)現(xiàn)

朱 毅，何建新

(成都信息工程大學(xué) 軟件工程學(xué)院，四川 成都 610225)

天氣雷達(dá)是氣象部門進(jìn)行短時(shí)臨近預(yù)報(bào)和強(qiáng)天氣過程預(yù)警的重要工具.目前常規(guī)天氣雷達(dá)廣泛應(yīng)用于邊遠(yuǎn)地區(qū)、山區(qū)，可以有效彌補(bǔ)新一代天氣雷達(dá)探測(cè)盲區(qū)，因此對(duì)于常規(guī)天氣雷達(dá)數(shù)字化改造技術(shù)的研究仍然被廣為關(guān)注[1].在天氣雷達(dá)數(shù)字化系統(tǒng)中，信號(hào)處理器完成數(shù)據(jù)采集、距離和方位積分、數(shù)據(jù)存儲(chǔ)、實(shí)時(shí)顯示等功能.不僅如此，它還作為主控微機(jī)與天線控制器之間信息傳輸?shù)钠脚_(tái)，一方面接收天線控制器提供的雷達(dá)天線的狀態(tài)信息，為實(shí)時(shí)顯示和軟件處理提供方位角和仰角數(shù)據(jù)，另一方面，主控微機(jī)發(fā)出的控制命令通過它送往天線控制器，進(jìn)而控制天線的動(dòng)作.由此可見，信號(hào)處理器在雷達(dá)數(shù)字化系統(tǒng)中起著舉足輕重的作用.

1 系統(tǒng)工作原理

從邏輯上劃分，信號(hào)處理器包含兩條數(shù)據(jù)處理通道，分別為信號(hào)處理通道和天線控制信息通道.信號(hào)處理通道是信號(hào)處理器接收來自雷達(dá)的對(duì)數(shù)視頻信號(hào)，經(jīng)A/D變換、積分運(yùn)算，送入計(jì)算機(jī)處理并實(shí)時(shí)顯示；天線控制信息通道是主控微機(jī)通過該信號(hào)處理器接收天線的狀態(tài)信息，向天線控制器發(fā)送控制命令.信號(hào)處理器原理框圖[2]如圖1所示.

圖1 信號(hào)處理器原理框圖

1.1 信號(hào)處理通道

圖1中雷達(dá)的對(duì)數(shù)視頻信號(hào)被送至高帶寬運(yùn)算放大器的同相輸入端，整形后輸出至A/D轉(zhuǎn)換器.信號(hào)經(jīng)A/D轉(zhuǎn)換后送往PLD0芯片進(jìn)行距離積分處理，其后通過隔離器送往方位積分電路.

在此信號(hào)處理通道上，使用了美國(guó)Altera公司的PLD芯片MAX9320[3](原理框圖中的PLD1).在信號(hào)處理器的設(shè)計(jì)中，利用外部大容量RAM的配合，該P(yáng)LD設(shè)計(jì)完成了方位積分運(yùn)算，同時(shí)，為整個(gè)信號(hào)處理器的各部分電路提供時(shí)鐘控制信號(hào)和相應(yīng)的地址譯碼信號(hào).

1.2 天線控制信息通道

該通道上用到的主要器件包括線路接收器件26LS32、線路驅(qū)動(dòng)輸出器件26LS31，以及另外一片Altera公司的PLD芯片EPM7128(原理框圖中的PLD2)[3].當(dāng)需要控制雷達(dá)動(dòng)作時(shí)，通過端口將命令字寫入PLD2內(nèi)部的移位寄存器，再由該器件內(nèi)部產(chǎn)生的時(shí)鐘將該命令字以串行的方式，通過26LS31送往天線控制器進(jìn)行天線動(dòng)作控制.天線當(dāng)前狀態(tài)(方位角、仰角和狀態(tài)匹配標(biāo)志等)也是通過該信號(hào)通道送往主機(jī).

2 信號(hào)處理器硬件設(shè)計(jì)

信號(hào)處理器由A/D變換電路、時(shí)序控制信號(hào)產(chǎn)生電路、距離積分與方位積分等電路構(gòu)成.下面就信號(hào)處理器的主要功能電路加以介紹.

2.1 A/D變換電路

A/D變換電路如圖2所示.

圖2 A/D變換電路

為了滿足系統(tǒng)對(duì)采樣速度和分辨率的要求，選擇了美國(guó)BURR-BROWN公司的12位，10 MHz采樣率的高速A/D轉(zhuǎn)換芯片ADS804.

作為ADS804芯片，其模擬輸入信號(hào)的范圍是0～3 V，而常規(guī)天氣雷達(dá)的視頻輸出信號(hào)經(jīng)實(shí)際測(cè)量，一般都在5～8 V，為此需在A/D芯片之前使用寬帶的運(yùn)算放大器，對(duì)雷達(dá)信號(hào)進(jìn)行緩沖和整形.本系統(tǒng)所采用的高速運(yùn)放是MAX4103.

為減小噪聲對(duì)雷達(dá)觀測(cè)的影響，在電路設(shè)計(jì)時(shí)，專門使用了D/A芯片DAC714，在MAX4103的反相輸入端提供直流偏置.其工作原理為：如果顯示的噪音過大，則由計(jì)算機(jī)輸出一定的值和相應(yīng)的控制指令，經(jīng)D/A變換后，作為偏置電壓送往運(yùn)放MAX4103的反相輸入端，抵消掉噪音.

圖3 A/D轉(zhuǎn)換電路的線性度曲線

不僅如此，利用此電路，在軟件的控制下，輸出一系列數(shù)字量，經(jīng)DAC714后輸出，作為模擬量加到MAX4103的輸入端，經(jīng)A/D變換后，采集進(jìn)計(jì)算機(jī)并顯示.如此，一方面可以檢測(cè)A/D轉(zhuǎn)換的線性度，另一方面可以檢查該處理器的信號(hào)處理通道是否工作正常，減小在雷達(dá)站現(xiàn)場(chǎng)調(diào)試的難度.

為提高A/D轉(zhuǎn)換電路的精度，減小干擾，電路板設(shè)計(jì)制作時(shí)，采取了如下措施：1)電路板設(shè)計(jì)時(shí)，電源和地處于不同層；2)使用隔離器，將模擬區(qū)和數(shù)字區(qū)隔離；3)采用專門的線性電源為模擬電路部分單獨(dú)供電，微機(jī)電源只對(duì)數(shù)字電路部分供電.采用上述措施后， A/D轉(zhuǎn)換電路的線性度得到較大改善.實(shí)際測(cè)得的A/D轉(zhuǎn)換電路的線性度曲線如圖3所示.

2.2 積分運(yùn)算電路

為了使計(jì)算機(jī)屏幕上實(shí)時(shí)顯示的雷達(dá)回波邊緣清晰平滑，需要對(duì)采集的數(shù)據(jù)進(jìn)行積分運(yùn)算.在該信號(hào)處理器中，直接進(jìn)行了硬件積分運(yùn)算.

根據(jù)系統(tǒng)性能指標(biāo)要求，獨(dú)立積分次數(shù)應(yīng)不低于32次[4-6].設(shè)計(jì)中，距離積分確定為2次或4次(可選)，方位積分16次.

2.2.1 距離積分電路

為了實(shí)現(xiàn)距離積分運(yùn)算，系統(tǒng)使用了可編程邏輯器件EPM7128.距離積分原理框圖及距離積分電路時(shí)序圖分別如圖4、圖5所示.

圖4 距離積分電路原理框圖

圖5 距離積分電路時(shí)序圖

距離積分由圖1中的PLD0完成.當(dāng)A/D的12位數(shù)據(jù)加到鎖存器1的輸入端時(shí)，在時(shí)鐘上升沿鎖存，作為加法器的一路(A路)輸入，加法器的另一路(B路)輸入來自鎖存器2的輸出，當(dāng)A路和B路的數(shù)據(jù)經(jīng)加法運(yùn)算且數(shù)據(jù)穩(wěn)定時(shí)，由Sum-Latch的上升沿將其鎖存，這樣重復(fù)4次，完成累加運(yùn)算，此時(shí)在Range-out時(shí)鐘的控制下，由鎖存器3輸出，為了實(shí)現(xiàn)積分運(yùn)算(除法運(yùn)算)，只需丟棄最低2位，相當(dāng)于除以4，即積分4次.鎖存輸出后，由Range-CLR清零鎖存器2，開始下一距離單元的積分運(yùn)算.所有的時(shí)鐘均由PLD0內(nèi)部的時(shí)序邏輯產(chǎn)生電路實(shí)現(xiàn).

2.2.2 方位積分電路

方位積分是在一個(gè)運(yùn)算角度(例如1°)內(nèi)，對(duì)16個(gè)徑向數(shù)據(jù)在對(duì)應(yīng)的距離單元上進(jìn)行累加，最后的結(jié)果丟棄最低的4位，相當(dāng)于除以16，完成累加積分.由于涉及到徑向數(shù)據(jù)的運(yùn)算，所以比距離積分復(fù)雜，需要外部存儲(chǔ)器CY7C128配合PLD1，將16次累加的中間結(jié)果先寫入CY7C128，需要與另一徑向數(shù)據(jù)累加時(shí)，再?gòu)腃Y7C128中讀出到累加器的一個(gè)輸入端，因此方位積分的過程比距離積分復(fù)雜.其原理如圖6所示.

圖6 方位積分電路原理圖

2.3 FIFO電路

對(duì)于信號(hào)處理器，其數(shù)據(jù)采集是高速的、不間斷的，為了將數(shù)據(jù)通過相對(duì)低速的I/O操作讀入微機(jī)，系統(tǒng)中使用了FIFO器件CY7C4265進(jìn)行緩存，保證數(shù)據(jù)采集能和PC機(jī)同步.

圖7 數(shù)據(jù)采集程序流程

FIFO器件是一種先進(jìn)先出的雙端口存儲(chǔ)器件，數(shù)據(jù)從一端寫入，從另一端讀出.數(shù)據(jù)按時(shí)間先后順序?qū)懭隖IFO器件，數(shù)據(jù)仍依同樣的順序從FIFO存儲(chǔ)器讀出.與RAM和ROM不同，F(xiàn)IFO不需要地址訪問.FIFO經(jīng)常用于處理串行數(shù)據(jù)流，由于它有一定的存儲(chǔ)器容量，又無需尋址，并且有相應(yīng)的空、滿、半空、半滿等狀態(tài)標(biāo)志指示，所以適合應(yīng)用于這樣一種場(chǎng)合，即數(shù)據(jù)從高速數(shù)據(jù)源寫入FIFO，然后讀出到一個(gè)低速的數(shù)據(jù)總線上，將數(shù)據(jù)速度從高速變?yōu)榈退?

本系統(tǒng)中采用了CYPRESS公司的FIFO存儲(chǔ)器CY7C4265.它是一款高速的、低功耗的FIFO器件，其讀寫周期可達(dá)10 ns，它的存儲(chǔ)器容量是16 k×8位，應(yīng)用于本系統(tǒng)可存儲(chǔ)4個(gè)徑向的已積分處理的數(shù)據(jù)，TTL電平兼容，帶有全空、全滿、半空、半滿狀態(tài)標(biāo)志輸出.CY7C4265的讀、寫(RCLK/WCLK)，使能命令(/REN)等均由EPM9320內(nèi)部的時(shí)鐘產(chǎn)生電路提供.

3 數(shù)據(jù)采集軟件

系統(tǒng)處理軟件是利用VC++語言編寫而成的，包括信號(hào)處理器驅(qū)動(dòng)、雷達(dá)回波數(shù)據(jù)采集、存儲(chǔ)和數(shù)據(jù)轉(zhuǎn)換、實(shí)時(shí)顯示、天線狀態(tài)監(jiān)控顯示、系統(tǒng)自檢以及雷達(dá)參數(shù)標(biāo)定等子程序.數(shù)據(jù)采集程序流程如圖7所示.

4 結(jié)語

信號(hào)處理器作為天氣雷達(dá)數(shù)字化系統(tǒng)的重要組成部分，在設(shè)計(jì)和實(shí)現(xiàn)中應(yīng)用了復(fù)雜可編程邏輯器件，一方面大大縮短了設(shè)計(jì)開發(fā)周期，另一方面，提高了處理器的可靠性和穩(wěn)定性，使大量復(fù)雜的時(shí)鐘控制電路、運(yùn)算處理等電路集成在一片芯片中，實(shí)現(xiàn)了信號(hào)處理器的小型化.全國(guó)十多部常規(guī)天氣雷達(dá)中的實(shí)際使用證明，處理器性能穩(wěn)定可靠，安裝調(diào)試方便快捷.