基于SoC技術(shù)的嵌入式軟件無(wú)線電平臺(tái)設(shè)計(jì)

李元帥

摘要：文章以雙核SoC、低功耗FPGA芯片和自適應(yīng)射頻處理前端為核心，構(gòu)建并實(shí)現(xiàn)了一種新型的軟件無(wú)線電信號(hào)處理硬件平臺(tái)，設(shè)計(jì)了SCA架構(gòu)的軟件，滿足便攜式寬頻帶無(wú)線通信設(shè)備對(duì)低功耗、高性能、多通信波形加載的應(yīng)用需求。

關(guān)鍵詞：軟件無(wú)線電；SoC； SCA

隨著大規(guī)模集成電路技術(shù)的不斷進(jìn)步，軟件無(wú)線電作為一種接近理想化的通信技術(shù)越來(lái)越成熟。軟件無(wú)線電的核心是把硬件作為無(wú)線通信的基本平臺(tái)，把盡可能多的無(wú)線通信功能用軟件實(shí)現(xiàn)[1]，其決定性的部分在于通用高速數(shù)字信號(hào)處理能力和中頻信號(hào)的高速A/D，D/A變換，這之后整個(gè)處理都可用通用可編程數(shù)字器件特別是軟件來(lái)實(shí)現(xiàn)。針對(duì)便攜設(shè)備的嵌入式軟件無(wú)線電信號(hào)處理平臺(tái)主要受到功耗、體積和成本的制約，因此，結(jié)合近期集成電路技術(shù)的發(fā)展，利用新的處理器開(kāi)發(fā)新的平臺(tái)以降低功耗、減少體積是軟件無(wú)線電便攜設(shè)備的必經(jīng)之路。本文結(jié)合TI公司的低功耗多核雙核系統(tǒng)級(jí)芯片（System of Chip，SoC）OMAP138和xilinx公司的低功耗現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable GateArray，F(xiàn)PGA）芯片，設(shè)計(jì)了滿足寬頻段便攜無(wú)線通信設(shè)備需求的信號(hào)處理平臺(tái)及軟件架構(gòu)。

1 軟件無(wú)線電信號(hào)處理平臺(tái)方案設(shè)計(jì)

傳統(tǒng)的寬頻段軟件無(wú)線電平臺(tái)為了滿足信號(hào)處理能力和多波形軟件加載能力，一般需要獨(dú)立的CPU芯片、FPGA芯片、DSP芯片和AD/DA中頻前端處理電路來(lái)實(shí)現(xiàn)，造成在體積、功耗、成本等方面一直較高，在便攜設(shè)備上一般難以適用。隨著半導(dǎo)體工藝的發(fā)展，多核集成芯片已經(jīng)相當(dāng)成熟，便攜設(shè)備的軟件無(wú)線電設(shè)備成為可能。

按照設(shè)計(jì)需求，無(wú)線便攜設(shè)備需要支持80?500 MHz的頻段，在射頻前端混頻到56 MHz的中頻信號(hào)后，由本平臺(tái)完成中頻采樣和信號(hào)處理工作。工作帶寬支持窄帶通信200 kHz帶寬以及寬帶通信20 MHz帶寬的自動(dòng)切換，支持多種通信波形的動(dòng)態(tài)加載，因此，需要考慮信號(hào)處理能力與功耗之間的平衡以及AD/DA的高速采樣能力。該設(shè)計(jì)以低功耗SoC芯片OMAPL138為核心，以低功耗FPGA芯片XC7A100T為上下變頻協(xié)處理器，構(gòu)建低功耗硬件平臺(tái)。整體設(shè)計(jì)如圖1所示，接收通路中，中頻信號(hào)經(jīng)過(guò)中頻調(diào)理濾波處理后模數(shù)轉(zhuǎn)換采樣，經(jīng)FPGA的數(shù)字下變頻到基帶信號(hào)，送到OMAP L138的DSP處理核心進(jìn)行解調(diào)解碼，然后送到ARM內(nèi)核進(jìn)行協(xié)議解析，識(shí)別語(yǔ)音或數(shù)據(jù)后送到語(yǔ)音處理電路或送到數(shù)據(jù)顯示終端。

發(fā)射流程與接收流程反向，信息經(jīng)數(shù)字信號(hào)處理后轉(zhuǎn)模擬中頻輸出。

2 信號(hào)處理平臺(tái)的硬件系統(tǒng)設(shè)計(jì)

2.1 控制及信號(hào)處理部分設(shè)計(jì)

控制及信號(hào)處理部分以雙核嵌入式處理器OMAP L138為核心，設(shè)計(jì)了OMAP L138的周邊系統(tǒng)，包括Flash存儲(chǔ)、雙倍內(nèi)存（Double Data Rate，DDR）內(nèi)存、以太網(wǎng)接口以及調(diào)試串口等，OMAP L138的硬件系統(tǒng)設(shè)計(jì)如圖2所示。

2.1.1 核心處理器OMAP L138的應(yīng)用

核心處理器采用TI的達(dá)芬奇（Davinci）架構(gòu)的雙核嵌入式處理器OMAP L138。OMAP L138是理想的便攜式、低功耗和高性能適用于通信算法的多核SoC集成了ARM內(nèi)核的微處理器和適用于通信算法處理的DSP內(nèi)核及通信算法中常用的維特比譯碼（Viterbi Decoder Coprocessor，VCP）和Turbo譯碼協(xié)處理器（Turbo Decoder Coprocessor，TCP），最大功耗只有840 MW，通過(guò)對(duì)定時(shí)不用的功能的凍結(jié)，可以進(jìn)一步降低運(yùn)行功耗，提升便攜設(shè)備的運(yùn)行時(shí)間。

其中的ARM內(nèi)核兼容ARM926ET-S系列，其時(shí)鐘頻率最高500 MHz，主要用于進(jìn)行設(shè)備的集中控制處理，完成分組網(wǎng)絡(luò)協(xié)議處理，數(shù)據(jù)話音業(yè)務(wù)的處理功能以及LCD屏的顯示控制等。

內(nèi)嵌的DSP內(nèi)核兼容TI的DSP C674x系列的高性能浮點(diǎn)DSP，采用C674TM內(nèi)核，其中的VCP和VCP能夠大大提升無(wú)線通信算法的執(zhí)行效率，簡(jiǎn)化程序設(shè)計(jì)。DSP內(nèi)核主要完成基帶信號(hào)進(jìn)行信號(hào)調(diào)制解調(diào)、信道編解碼、信號(hào)檢測(cè)估計(jì)、收發(fā)同步抗干擾處理等復(fù)雜算法功能。

OMAP L138通過(guò)內(nèi)部的交換中心實(shí)現(xiàn)外部接口與ARM內(nèi)核和DSP內(nèi)核之間以及ARM與DSP兩個(gè)內(nèi)核之間的交互。

本設(shè)計(jì)通過(guò)GMII接口實(shí)現(xiàn)以太網(wǎng)接口，通過(guò)DDR接口擴(kuò)展1 GB的運(yùn)行內(nèi)存，通過(guò)SPI接口擴(kuò)展512 MB的Flash存儲(chǔ)器，滿足多波形算法存儲(chǔ)空間需求；通過(guò)多通道音頻串口（Multichannel Audio Serial Port，McASP）實(shí)現(xiàn)語(yǔ)音AD/DA的通道，利用LCD接口外掛OLED顯示屏，與FPGA的接口則利用外部存儲(chǔ)接口來(lái)實(shí)現(xiàn)。

2.1.2 OMAP L138最小系統(tǒng)設(shè)計(jì)

OMAP L138的最小系統(tǒng)包括外圍的電源、時(shí)鐘、DDR內(nèi)存、Flash存儲(chǔ)器等。

電源控制是低功耗設(shè)計(jì)的重要組成部分，本設(shè)計(jì)通過(guò)高集成電源穩(wěn)壓芯片TPS65070實(shí)現(xiàn)OMAP 138以及外圍電路的電源供給和控制。TPS65070具有3路DC-DC轉(zhuǎn)換器、2個(gè)低壓差線性穩(wěn)壓器（Low Dropout Regulator，LDO）；具備IIC電源管理接口和充電管理接口，在電源通路的管理下可以為移動(dòng)設(shè)備的鋰電池進(jìn)行充電。3個(gè)高效的降壓轉(zhuǎn)換器可以提供核心電壓、內(nèi)存及10口的電壓；在輕載的時(shí)候可通過(guò)調(diào)整PWM頻率使得降壓轉(zhuǎn)換器進(jìn)入低功耗模式；如果對(duì)低噪要求較高，可以通過(guò)IIC接口對(duì)芯片編程使芯片強(qiáng)制工作在定頻PWM模式下。此芯片還提供了 2路通用LDO電源，可以提供200 mA的輸出電流。LDO口的輸入電壓可以由DC/DC電源或電池提供，LDO具有相對(duì)DC/DC電源更低的電源噪聲，用于音頻處理等對(duì)噪聲敏感的電路供電。

時(shí)鐘部分采用外部貼片晶振提供24 MHz的源時(shí)鐘，通過(guò)內(nèi)部DLL倍頻后作為ARM內(nèi)核和DSP內(nèi)核的運(yùn)行時(shí)鐘以及作為DDR接口時(shí)鐘。

DDR芯片選用Micron公司的MT46H64M16-6L-IT，具備DDR接口和SDRAM接口，可作為先進(jìn)先出（First Input FirstOutput，F(xiàn)IFO）應(yīng)用。FPGA可以通過(guò)SDRAM存儲(chǔ)器控制器訪問(wèn)控制訪問(wèn)存儲(chǔ)空間；OMAP L138通過(guò)DDR2接口控制器來(lái)訪問(wèn)控制存儲(chǔ)空間，從而實(shí)現(xiàn)二者之間的快速數(shù)據(jù)交互，滿足多路通信數(shù)據(jù)交互需求，減少FPGA內(nèi)部存儲(chǔ)器資源的消耗。

Flash程序存儲(chǔ)器采用ST的低功耗小體積SPI接口的非遺失存儲(chǔ)器M25P128，封裝兼容容量256 MB?1 GB的同系列存儲(chǔ)器，方便擴(kuò)展和更新迭代。

2.2 中頻前端設(shè)計(jì)

中頻前端處理包括中頻收通路處理和中頻發(fā)通路處理。中頻收通路處理主要作用是對(duì)射頻前端一次變頻處理后的中頻信號(hào)進(jìn)行模擬濾波處理、低噪聲放大、AD采樣后，由FPGA進(jìn)行數(shù)字濾波和二次變頻，轉(zhuǎn)化成數(shù)字基帶信號(hào)，送到控制及信號(hào)處理系統(tǒng)進(jìn)行解調(diào)和協(xié)議解析。中頻發(fā)通路

正好相反，把數(shù)字基帶信號(hào)在FPGA內(nèi)上變頻到中頻信號(hào)，然后送DA芯片進(jìn)行模擬化后通過(guò)放大濾波送給射頻前端進(jìn)一步變頻處理成射頻信號(hào)。

中頻收發(fā)通路采用多通道聲表濾波器在200 kHz窄帶和20 MHz寬帶可切換模式，滿足寬窄帶無(wú)線同通道的不同業(yè)務(wù)需求。聲表濾波器相較于傳統(tǒng)的LC濾波器，具有體積小、重量輕、傳輸損耗小、阻抗誤差小等優(yōu)點(diǎn)，能實(shí)現(xiàn)電子器件的超小型化設(shè)計(jì)，靈活性高，同時(shí)具有很好的一致性、極高的溫度穩(wěn)定性，動(dòng)態(tài)范圍也很大，頻率選擇性優(yōu)良。利用聲表濾波器這些優(yōu)良特性實(shí)現(xiàn)對(duì)收發(fā)信號(hào)的帶外噪聲抑制，提高中頻接收的靈敏度和發(fā)射信號(hào)的帶外輻射。

FPGA采用XC7A100T完成收發(fā)通路的數(shù)字上下變頻。XC7A100T針對(duì)低功耗應(yīng)用進(jìn)行優(yōu)化，與Spartan-6系列性相比，性能提高30%，成本降低35%，功耗降低50%，占用面積縮減50%，能滿足便攜軟件無(wú)線電通信設(shè)備對(duì)大小、重量、功耗和成本的要求。

3 軟件設(shè)計(jì)

軟件無(wú)線電的設(shè)計(jì)思想需要在硬件平臺(tái)資源能夠支撐算法需求的同時(shí)，軟件架構(gòu)也要能夠?qū)Χ喾N無(wú)線通信算法的靈活支持，必然需要標(biāo)準(zhǔn)化的開(kāi)發(fā)架構(gòu)，方便的軟件接口。因此，軟件設(shè)計(jì)上采用服務(wù)組件框架（Service Component Architecture，SCA）架構(gòu)進(jìn)行設(shè)計(jì)。設(shè)計(jì)分層如圖3所示。

操作系統(tǒng)選擇高實(shí)時(shí)性的VxWorks，驅(qū)動(dòng)軟件主要包括外部的LCD接口、USB接口以及內(nèi)部的DDR接口、SPI接口、McASP 接口等。

第二層的硬件抽象層的主要功能是封裝底層驅(qū)動(dòng)、屏蔽操作系統(tǒng)，為上層提供統(tǒng)一接口并實(shí)現(xiàn)數(shù)據(jù)傳輸，根據(jù)不同的計(jì)算單元可分為通用目標(biāo)處理器（General Purpose Processor，GPP）通用微處理器硬件抽象層和FPGA硬件抽象層。

3.1 GPP內(nèi)核硬件抽象層

GPP硬件抽象層通常指能夠在支持SCA定義的中間件的計(jì)算單元中運(yùn)行的硬件抽象層[2]，這里主要指的是OMAPL138中ARM處理器的硬件抽象層。它由設(shè)備模塊、端口模塊、映射模塊和驅(qū)動(dòng)適配模塊組成，軟件框架如圖4所示。

3.1.1設(shè)備模塊

GPP硬件抽象層實(shí)現(xiàn)了核心框架的設(shè)備接口，由核心框架統(tǒng)一管理。設(shè)備模塊主要功能就是提供GPP硬件抽象層被SCA核心框架管理時(shí)所需的方法和接口，以及中間件初始化、注冊(cè)、服務(wù)等功能。

3.1.2 端口模塊

端口模塊主要實(shí)現(xiàn)標(biāo)準(zhǔn)所規(guī)定的接口，是GPP硬件抽象層核心功能的實(shí)現(xiàn)部分[3]。它為上層組件提供了讀取數(shù)據(jù)、寫(xiě)入數(shù)據(jù)、配置映射等功能方法。

該模塊與映射模塊以及驅(qū)動(dòng)適配模塊相關(guān)聯(lián)，其先訪問(wèn)映射模塊獲取相應(yīng)的地址映射信息、信號(hào)量信息和標(biāo)志信息，然后據(jù)此調(diào)用驅(qū)動(dòng)模塊完成具體的數(shù)據(jù)收發(fā)功能。

3.1.3 映射模塊

映射模塊提供與組件讀寫(xiě)操作相關(guān)的映射信息的增、刪、改、查等功能。該模塊設(shè)計(jì)了地址映射表、信號(hào)量映射表和標(biāo)志映射表等，用于存儲(chǔ)硬件抽象層所需的所有映射信息。

3.1.4 驅(qū)動(dòng)適配模塊

驅(qū)動(dòng)適配模塊是GPP硬件抽象層與底層驅(qū)動(dòng)接口的交互部分，其主要功能是對(duì)GPP硬件抽象層所需的底層驅(qū)動(dòng)進(jìn)行封裝。

3.2 FPGA硬件抽象層

FPGA硬件抽象層的主要功能是封裝底層驅(qū)動(dòng)，提供統(tǒng)一接口供算法波形組件使用，提高算法波形組件的可移植性。它由驅(qū)動(dòng)適配模塊、接收管理模塊、發(fā)送管理模塊、接收端口和發(fā)送端口組成，軟件框架如圖5所示。

3.2.1 驅(qū)動(dòng)適配模塊

驅(qū)動(dòng)適配模塊用于封裝驅(qū)動(dòng)接口，使FPGA抽象層適配不同的底層傳輸方式。它接收底層驅(qū)動(dòng)信號(hào)并將其轉(zhuǎn)換成硬件抽象層收發(fā)信號(hào)。

3.2.2 接收管理模塊

接收管理模塊是將由驅(qū)動(dòng)適配模塊適配后的接收信號(hào)作進(jìn)一步解析，轉(zhuǎn)換成接收總線供接收端口使用。

3.2.3 發(fā)送管理模塊

發(fā)送管理模塊用于分發(fā)FPGA硬件抽象層的發(fā)送數(shù)據(jù)，其主要功能是：根據(jù)發(fā)送機(jī)制響應(yīng)發(fā)送請(qǐng)求將算法組件的數(shù)據(jù)通過(guò)底層驅(qū)動(dòng)發(fā)送到GPP側(cè)。

3.2.4 接收端口

接收端口的主要功能是存儲(chǔ)已接收到的數(shù)據(jù)并將其轉(zhuǎn)發(fā)到算法波形組件中。首先，根據(jù)硬件抽象層運(yùn)行時(shí)鐘將接收到的數(shù)據(jù)寫(xiě)入到FIFO中，然后給波形組件接收信號(hào)，最后根據(jù)波形組件運(yùn)行時(shí)鐘從FIFO中讀出數(shù)據(jù)并傳送到波形組件中。

3.2.5發(fā)送端口

發(fā)送端口的主要功能是存儲(chǔ)波形組件的待發(fā)送數(shù)據(jù)并由發(fā)送管理模塊分發(fā)發(fā)送數(shù)據(jù)。

應(yīng)用服務(wù)層主要包括通信控制軟件、通信算法軟件和人機(jī)接口服務(wù)。通信控制軟件和通信算法軟件作為組件通過(guò)調(diào)用硬件抽象層實(shí)現(xiàn)與底層硬件的完全隔離，保持算法軟件、控制軟件和服務(wù)軟件的獨(dú)立性。人機(jī)接口服務(wù)軟件由初始化模塊、按鍵控制模塊和菜單顯示模塊組成。

整個(gè)軟件按照小型化SCA架構(gòu)剪裁簡(jiǎn)化，以方便波形組件開(kāi)發(fā)和加載，同時(shí)滿足便攜設(shè)備的資源要求。

4 結(jié)語(yǔ)

結(jié)合新的SoC技術(shù)，實(shí)現(xiàn)了便攜式無(wú)線通信設(shè)備中頻信號(hào)處理平臺(tái)設(shè)計(jì)和軟件架構(gòu)設(shè)計(jì)，具備了軟件無(wú)線電性能和SCA標(biāo)準(zhǔn)的軟件靈活性。本設(shè)計(jì)在某型便攜設(shè)備中得到實(shí)際應(yīng)用，相較于前一代設(shè)備在運(yùn)算性能上提升一倍，功耗卻降低了 1/3，同時(shí)實(shí)現(xiàn)了3種算法波形的快速切換和加載，有效提升了設(shè)備性能。

[參考文獻(xiàn)]

[1]楊小牛.軟件無(wú)線電原理與應(yīng)用[M].北京：電子工業(yè)出版社，2014.

[2]周新.SCA在通信系統(tǒng)中的應(yīng)用研究[D].成都：電子科技大學(xué)，2014.

[3]趙秋明.基于SCA的小型化核心框架研究[J].計(jì)算機(jī)測(cè)量與控制，2010（5）：1145-1147.