一種高性能電荷泵鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn)

唐玉蘭，陳建慧，趙 吉

(1．無(wú)錫職業(yè)技術(shù)學(xué)院，江蘇 無(wú)錫 214121；2．無(wú)錫城市學(xué)院，江蘇 無(wú)錫 214151；3．江南大學(xué) 物聯(lián)網(wǎng)工程學(xué)院，江蘇 無(wú)錫 214122)

集成電路技術(shù)的不斷發(fā)展和工藝的進(jìn)步,對(duì)頻率合成器提出了更高的要求[1-2].頻率合成器是現(xiàn)代電子系統(tǒng)的關(guān)鍵電路，決定著電子系統(tǒng)的性能．頻率合成可以采用直接頻率合成、鎖相頻率合成、直接數(shù)字式頻率合成和混合頻率合成這4種不同的方法[3]，目的都是為了生成高準(zhǔn)確度的信號(hào)．其中，鎖相環(huán)頻率合成器[4-5]包含濾波器、可控分頻器(divider)[6]、鑒相器(Phase detector， PD)、壓控振蕩器(Voltage control oscillator， VCO)及前置分頻器等功能單元，常用來(lái)生成高質(zhì)量的高頻時(shí)鐘，實(shí)現(xiàn)倍頻．鎖相環(huán)路(Phase locked loop， PLL)特別是電荷泵(charge-pump)鎖相環(huán)[7]因具有功耗低、穩(wěn)定性高、容易集成等優(yōu)點(diǎn)，應(yīng)用最廣泛，成為倍頻信號(hào)產(chǎn)品的主流．

文中基于SMIC 0.18 μm CMOS工藝，設(shè)計(jì)了一款可編程控制電荷泵鎖相環(huán)電路作為時(shí)鐘倍頻器，它的輸出頻率范圍大，可動(dòng)態(tài)調(diào)節(jié)的范圍多，鎖相可調(diào)節(jié)頻率最高可達(dá)2.2 GHz，具有重要的理論意義和實(shí)際應(yīng)用價(jià)值．在高速鎖相環(huán)設(shè)計(jì)過(guò)程，采用創(chuàng)新的延遲可控相頻鑒相器，使得電路既能夠檢測(cè)到小的相位差，又不會(huì)由于電流失配而造成控制電壓的周期性震動(dòng)；采用優(yōu)化的差分輸入-單端輸出電荷泵，能有效抑制噪聲，并且線性度突出，功耗小；采用6路可配置壓控振蕩器電路結(jié)構(gòu)，有效控制了VCO的增益，從而控制頻率調(diào)整范圍．

1 可編程鎖相環(huán)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

可編程鎖相環(huán)模塊核心由分頻器、鑒頻鑒相器(PFD)、電荷泵和壓控振蕩器幾個(gè)部分組成，系統(tǒng)結(jié)構(gòu)框圖如圖1所示．它作為倍頻器使用可提供系統(tǒng)時(shí)鐘，輸出頻率范圍在420 MHz～2.2 GHz．可編程控制鎖相環(huán)與普通鎖相環(huán)的區(qū)別是它能夠輸出的頻率范圍大，可動(dòng)態(tài)調(diào)節(jié)的范圍多．該電荷泵與普通電荷泵的不同點(diǎn)在于，為了達(dá)到可編程寬頻鎖相的目的，電荷泵電流與VCO調(diào)節(jié)級(jí)數(shù)都是數(shù)字可控可調(diào)節(jié)的．

電路通過(guò)輸入編程控制字調(diào)節(jié)倍頻，通過(guò)N[6:0]產(chǎn)生12～127倍的控制范圍．IC[2:0]可提供8種不同的電荷泵電流以改善PLL的性能．通過(guò)VC[2:0]可選擇多達(dá)6種VCO，針對(duì)不同輸出信號(hào)頻率選擇相應(yīng)的VCO，可有效縮短信號(hào)鎖定時(shí)間．鑒相器可比較參考時(shí)鐘與分頻后的輸出時(shí)鐘的頻率及相位差，通過(guò)電荷泵輸出信號(hào)控制壓控振蕩器，直至最后相位、頻率鎖定(圖1)．鎖定后輸出信號(hào)頻率為參考時(shí)鐘的N倍．

2 核心電路設(shè)計(jì)

2.1 分頻器設(shè)計(jì)

分頻器需要產(chǎn)生12～127倍的分頻信號(hào)，因此常用的二分頻電路不適用于本電路．采用了2/3分頻電路[8]，并作了相應(yīng)的改進(jìn)，使其適合串聯(lián)使用(圖2)．

圖1 可編程鎖相環(huán)結(jié)構(gòu)框圖

圖2 分頻器結(jié)構(gòu)

因?yàn)镹個(gè)串聯(lián)的2/3分頻器的分頻比的范圍只能為2N～(2N+1-1)，因此要實(shí)現(xiàn)16～127的分頻比，必須把它分成3部分：16～31,32～63,64～127．同時(shí)需要串聯(lián)的2/3單元個(gè)數(shù)依次為4,5,6個(gè)．但是在信號(hào)輸入時(shí)，必須有一個(gè)輸入選擇電路和輸出選擇電路(圖3)．

2.2 鑒相器設(shè)計(jì)

可編程鎖相環(huán)設(shè)計(jì)采用時(shí)序鑒相器(圖4)，該電路鎖相環(huán)的創(chuàng)新點(diǎn)在于當(dāng)鎖相環(huán)鎖住之后，控制電壓幾乎不變，而傳統(tǒng)電路的控制電壓一般會(huì)有周期性的波動(dòng)．該電路主要包含2個(gè)D觸發(fā)器、1個(gè)與門(mén)電路和1個(gè)緩沖器．該電路的工作過(guò)程是：先把2個(gè)D觸發(fā)器的數(shù)據(jù)端都設(shè)置為1，R作為基準(zhǔn)輸入信號(hào)，V作為反饋信號(hào)，這2路信號(hào)經(jīng)過(guò)與非門(mén)翻轉(zhuǎn)后，分別作為這2個(gè)D觸發(fā)器時(shí)鐘端的輸入信號(hào)，輸出分別為UP和DN．如果輸入的時(shí)鐘觸發(fā)沿正確，那么相應(yīng)的D觸發(fā)器的數(shù)據(jù)端都被置1，如果門(mén)電路檢測(cè)出2個(gè)觸發(fā)器的輸出端同時(shí)為T(mén)RUE，那么就會(huì)通過(guò)反饋，把2個(gè)D觸發(fā)器的數(shù)據(jù)端同時(shí)置0．

2.3 電荷泵電路設(shè)計(jì)

因?yàn)殡姾杀秒娐繁举|(zhì)上作為一個(gè)開(kāi)關(guān)電流源使用，所以能完成理想的開(kāi)關(guān)功能和作為精確穩(wěn)定的恒流源最重要．CMOS電荷泵按照結(jié)構(gòu)來(lái)分類(lèi)，主要可以分為單端輸出電荷泵和全差分電荷泵．為了減少功耗和面積消耗，選擇了差分輸入-單端輸出結(jié)構(gòu)的電荷泵(圖5)．

圖3 分頻器的總體電路

圖4 鑒相器的電路結(jié)構(gòu)

當(dāng)C1為低電平，C2為低電平時(shí)，開(kāi)關(guān)S1打開(kāi)，電源通過(guò)電流源I1向Cp充電，Vcont電壓升高．當(dāng)C1為高電平，C2為高電平時(shí)，開(kāi)關(guān)S2打開(kāi)，Cp通過(guò)電流源I2放電，Vcont電壓降低．

圖5 電荷泵結(jié)構(gòu)電路

由于2個(gè)電流源內(nèi)部存在一定的電容(M1,M2)，如果沒(méi)有C3,C42個(gè)開(kāi)關(guān)，即使電流源內(nèi)部的電容相等并且I1=I2,VX和VY的變化量也不相等．當(dāng)Vcont比較高時(shí)，CP反映的是VX和VY之間的差，這時(shí)VX變化量大，而VY變化量小，這就是電荷共享現(xiàn)象．

M3，M4以及單倍增益的運(yùn)放可以解決電荷共享作用，C3,C42個(gè)開(kāi)關(guān)的開(kāi)關(guān)情況正好和C2,C1的開(kāi)關(guān)情況相反，當(dāng)C1打開(kāi)的時(shí)候，C4關(guān)閉， 電壓通過(guò)開(kāi)關(guān)C4加到X點(diǎn)，下次C1關(guān)閉的時(shí)候，Vcont的電壓只要從上一點(diǎn)的電壓的基礎(chǔ)上進(jìn)行變化，而不用從電源點(diǎn)變化，減小了電壓的波動(dòng)．依此類(lèi)推，Y點(diǎn)的電壓也是如此．

圖6是電荷泵電路的詳細(xì)電路圖，圖中充放電電流Icp可以通過(guò)外接信號(hào)IC[2:0]進(jìn)行調(diào)節(jié)，在電路圖上表示為(19,20,21)．

圖6 電荷泵結(jié)構(gòu)詳細(xì)電路

2.4 壓控振蕩器電路設(shè)計(jì)

電路采用多級(jí)環(huán)形壓控振蕩器結(jié)構(gòu)，該結(jié)構(gòu)單位集成度高，所占面積小，并且調(diào)諧范圍較寬．因?yàn)椴罘纸Y(jié)構(gòu)具對(duì)稱(chēng)性和抑制噪聲的優(yōu)點(diǎn)[9]，因此選擇差分結(jié)構(gòu)環(huán)型壓控振蕩器．由于PLL的倍頻倍數(shù)非常大，為了保證電路的帶寬范圍，采用多級(jí)(3,4,5,6,7,8級(jí)運(yùn)放串聯(lián))的VCO結(jié)構(gòu)(圖7)．

2.5 環(huán)路濾波器電路設(shè)計(jì)

環(huán)路濾波器在PLL電路中具有重要的作用．這里的PLL環(huán)路濾波器[10]為外接，具有更高的適應(yīng)性，便于優(yōu)化PLL性能(圖8)．

通過(guò)加入環(huán)路濾波器，使得Ⅱ型鎖相環(huán)變成了三階的結(jié)構(gòu)，這種結(jié)構(gòu)有效避免了二階結(jié)構(gòu)帶來(lái)的時(shí)鐘饋通和電荷注入帶來(lái)的相位抖動(dòng)．R1,C1,C2的計(jì)算式為

其中，N為分頻值；KD為鑒相器增益(Hz·V-1)；KV為壓控振蕩器增益(Hz·V-1)；fOL為開(kāi)環(huán)帶寬(Hz)；φ為相位裕度．表1列出了IC[2:0]可提供的8種不同的電荷泵電流值，表2列出了不同的VCO設(shè)置所對(duì)應(yīng)的VCO增益．

對(duì)于Icp=287 μA,KV=625 MHz,N=25，開(kāi)環(huán)帶寬50 kHz，相位裕度45°，可得R1=52.85 Ω,C1=145.4 nF,C2=30.11 nF．

圖7 多級(jí)壓控振蕩器電路

圖8 環(huán)路濾波器結(jié)構(gòu)示意

ICP(IC[2:0])電荷泵電流值/μA000212001237010262011287100312101337110363111387

3 版圖設(shè)計(jì)

設(shè)計(jì)的電荷泵可編程鎖相環(huán)版圖如圖9所示，綜合考慮了包括面積、模擬和數(shù)字電路的隔離在內(nèi)的各方面因素．由于壓控振蕩器和分頻器工作頻率較高，產(chǎn)生噪聲也較大，因此這2個(gè)器件都加了隔離保護(hù)環(huán)．電荷泵也加了隔離保護(hù)環(huán)，以避免相鄰器件對(duì)電荷泵襯底產(chǎn)生擾動(dòng)．

表2 VCO增益

圖9 可編程鎖相環(huán)版圖

4 實(shí)驗(yàn)仿真

采用Synopsys Hspice工具對(duì)電荷泵鎖相環(huán)電路進(jìn)行整體仿真，波形采用Synopsys Cosmos工具．圖10是鎖相環(huán)頻率鎖定在675 MHz的仿真波形圖，其中輸入信號(hào)頻率穩(wěn)定在25 MHz，輸出信號(hào)頻率為一阻尼振蕩曲線，它輸出了時(shí)鐘頻率穩(wěn)定在675.72 MHz的輸出頻率響應(yīng)曲線，通過(guò)該曲線可以看出在約48 μs PLL頻率穩(wěn)定．

圖10 鎖相環(huán)整體仿真波形(輸出頻率=675 MHz)

圖11是鎖相環(huán)頻率鎖定在800 MHz的仿真波形圖，其中阻尼振蕩曲線是輸出時(shí)鐘頻率穩(wěn)定在802.95 MHz的輸出頻率響應(yīng)曲線，通過(guò)該曲線可以看出在約30 μs PLL頻率穩(wěn)定．

圖11 鎖相環(huán)整體仿真波形(輸出頻率=800 MHz)

圖12是鎖相環(huán)頻率鎖定在900 MHz的仿真波形圖，其中阻尼振蕩曲線是輸出時(shí)鐘頻率穩(wěn)定在901.26 MHz的輸出頻率響應(yīng)曲線，通過(guò)該曲線可以看出在約49 μs PLL頻率穩(wěn)定．

圖12 鎖相環(huán)整體仿真波形(輸出頻率=900 MHz)

從仿真波形可以看出， 所設(shè)計(jì)的PLL作為可編程倍頻器可調(diào)節(jié)范圍寬，在電路中起到系統(tǒng)采樣時(shí)鐘的作用，整體仿真表明本單元設(shè)計(jì)的PLL達(dá)到了設(shè)計(jì)要求．

5 結(jié)束語(yǔ)

該電路采用SMIC 0.18 μm CMOS工藝，已實(shí)現(xiàn)流片生產(chǎn)，并通過(guò)測(cè)試.芯片符合設(shè)計(jì)要求，各項(xiàng)性能良好．

參考文獻(xiàn):

[2] SUNG G N,LIAO S C,HUANG J M，et al．All-digital frequency synthesizer using a flying adder[J].IEEETransactionsonCircuitsandSystemsⅡ:ExpressBriefs，2010，57(8)：597．

[3] YEOH H C，JUNG J H，JUNG Y H，et al．A 1.3 GHz 350 mW hybrid direct digital frequency synthesizer in 90 nm CMOS[J].IEEEJournalofSolid-StateCircuits，2010，45(9)：1845．

[4] JIANG Xu-dong，LI Wei，YIN Jiang-wei，et al．A single-PLL dual-PPF synthesizer for Mode-1 MB-OFDM UWB communication[J].AnalogIntegratedCircuitsandSignalProcessing，2010，62(3)：291．

[5] 魯純，韓周安．C頻段寬帶低雜散頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2015，38(3)：87．

[6] 邵紅，紀(jì)明霞，丁國(guó)臣．一種簡(jiǎn)約整流電路的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2012，35(2)：153．

[7] 何國(guó)軍，李榮寬．電荷泵鎖相環(huán)2階無(wú)源環(huán)路濾波器的設(shè)計(jì)[J].微電子學(xué)，2015，45(2)：184．

[8] 劉寶寶，李國(guó)剛，楊驍，等．Sigma-Delta小數(shù)分頻頻率綜合器系統(tǒng)建模和仿真[J].微電子學(xué)與計(jì)算機(jī)，2012，29(4)：80．

[9] SIDIROPOULO S，LIU D,KIM J,et al．Adaptive bandwidth DLLs and PLLs using regulated supply CMOS buffers[C]//IEEE2000SymposiumonVLSICircuitsDigestTechnicalPapers．Honolulu：IEEE,2000：124．

[10] 朱斌．高動(dòng)態(tài)微弱信標(biāo)信號(hào)載波捕獲跟蹤的設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2015，38(8)：12．