關(guān)于數(shù)字電子電路設(shè)計(jì)之中EDA技術(shù)的應(yīng)用探究

李俊俏 李曉航 秦妍

摘 要：隨著電子技術(shù)的不斷革新，傳統(tǒng)的數(shù)字電子電路設(shè)計(jì)方法已經(jīng)不再能夠滿足社會(huì)市場(chǎng)的需求，EDA技術(shù)就是在這種市場(chǎng)背景下被廣泛應(yīng)用的，并以此推動(dòng)我國(guó)數(shù)字電子電路設(shè)計(jì)領(lǐng)域的革新，提升企業(yè)的生產(chǎn)銷售競(jìng)爭(zhēng)力。本文就數(shù)字電子電路設(shè)計(jì)技術(shù)中的EDA技術(shù)進(jìn)行相關(guān)信息分析以及應(yīng)用探究。

關(guān)鍵詞：數(shù)字電子電路設(shè)計(jì)；EDA技術(shù)；應(yīng)用探究

EDA技術(shù)是一門電子技術(shù)設(shè)計(jì)自動(dòng)化技術(shù)，也是一種能夠幫助人們?cè)O(shè)計(jì)電子電路或系統(tǒng)的軟件工具。傳統(tǒng)意義上的EDA技術(shù)是隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)的設(shè)計(jì)發(fā)展起來的，在現(xiàn)階段，EDA技術(shù)已經(jīng)能夠在各個(gè)領(lǐng)域的各個(gè)階段發(fā)揮其作用，對(duì)于21世紀(jì)的信息化建設(shè)有著巨大作用。下面將對(duì)EDA技術(shù)的特點(diǎn)以及應(yīng)用進(jìn)行探究。

1 EDA技術(shù)的特征及組成

1.1EDA技術(shù)的基本特征

EDA，全稱為電子設(shè)計(jì)自動(dòng)化，是以CAD即計(jì)算機(jī)輔助設(shè)計(jì)為基礎(chǔ)逐漸發(fā)展起來的一門新興技術(shù)。并由于電子電路技術(shù)發(fā)展趨勢(shì)的需要，EDA技術(shù)也就被應(yīng)用到了數(shù)字電子電路設(shè)計(jì)當(dāng)中，將硬件軟件化、數(shù)字電子電路芯片化進(jìn)行嘗試。

EDA數(shù)字電子電路設(shè)計(jì)技術(shù)獨(dú)立性強(qiáng)，能夠?qū)Χ鄠€(gè)設(shè)計(jì)輸入選項(xiàng)進(jìn)行選擇。這個(gè)結(jié)果則是因其基礎(chǔ)構(gòu)造而導(dǎo)致的，是在整個(gè)社會(huì)背景科技形態(tài)影響下形成的；EDA數(shù)字電子電路技術(shù)能夠自主完成產(chǎn)品的直面設(shè)計(jì)，在安裝過EDA工具的電子計(jì)算機(jī)中，計(jì)算機(jī)在EDA工具的參與下完全能夠勝任從最初的電路性能功能信息仿真到功能信息分析，再到優(yōu)化設(shè)計(jì)以及最后的測(cè)試結(jié)果分析等全部流程。

EDA集成度高并能夠?qū)δ繕?biāo)系統(tǒng)直接進(jìn)行編程。在EDA集成技術(shù)中，值得夸贊的是集成度甚至可以形成一個(gè)EDA系統(tǒng)，也就意味著EDA數(shù)字電子電路設(shè)計(jì)能夠在芯片上進(jìn)行繁雜的設(shè)計(jì)編程，將海量的數(shù)據(jù)進(jìn)行濃縮，實(shí)現(xiàn)ASIC集成電路的基本設(shè)計(jì)，縮減了運(yùn)行時(shí)間，提升了應(yīng)用升級(jí)的工作效率。

1.2 EDA數(shù)字電子電路設(shè)計(jì)的組成

EDA是由計(jì)算機(jī)輔助設(shè)計(jì)、計(jì)算機(jī)輔助制造、計(jì)算機(jī)輔助測(cè)試以及計(jì)算機(jī)輔助工程的概念發(fā)展而來的，因此，EDA的組成與四項(xiàng)計(jì)算機(jī)輔助功能組成有許多相似之處。數(shù)字電子電路設(shè)計(jì)中的EDA技術(shù)是EDA技術(shù)與數(shù)字電子電路設(shè)計(jì)的有機(jī)結(jié)合，大致有VHDL硬件、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器等，其常用工具有設(shè)計(jì)輸入編輯器、HDL綜合器、仿真器、適配器以及下載器。下面著重對(duì)硬件描述語言VHDL以及可編程邏輯元件進(jìn)行分析。

VHDL硬件描述語言，針對(duì)的是描述數(shù)字電子電路設(shè)計(jì)的各種信息：硬件設(shè)計(jì)和測(cè)試方法。在邏輯抽象視角的基礎(chǔ)上通過簡(jiǎn)單有效的方式對(duì)硬件設(shè)計(jì)電路進(jìn)行全方位、深層次描述，突出軟件的專有特性。其涵蓋了結(jié)構(gòu)、行為功能以及接口三個(gè)方面，囊括了大量的硬件特征描述語句以及許多類似高級(jí)計(jì)算機(jī)語言的語法和結(jié)構(gòu)，使用VHDL硬件描述語言將某設(shè)計(jì)計(jì)劃實(shí)體劃分為兩部分。

可編程邏輯元件，即PLD，是一種通用集體電路產(chǎn)生的，其邏輯功能按照用戶對(duì)器件編程來確定，其集成度一般很高，基本能夠滿足數(shù)字系統(tǒng)（數(shù)字電子電路設(shè)計(jì)）的基本需要。PLD內(nèi)部的數(shù)字電路既可以在出廠前決定，也可以在出廠后進(jìn)行決定，并且在出廠后將無法再進(jìn)行改變。PLD不需要漫長(zhǎng)的前置時(shí)間去制造原型或者正式產(chǎn)品，這也就能夠?yàn)檫\(yùn)行節(jié)省大量的時(shí)間。

1.3 EDA技術(shù)設(shè)計(jì)流程

就當(dāng)前社會(huì)以及科技背景去看，EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)方面的廣泛應(yīng)用推動(dòng)了電子電路設(shè)計(jì)領(lǐng)域進(jìn)行擴(kuò)展，使得計(jì)算機(jī)設(shè)計(jì)模式基本替代了傳統(tǒng)的設(shè)計(jì)模式。EDA技術(shù)設(shè)計(jì)流程大體如下：圖形輸入、HDL文本輸入、綜合、適配、時(shí)序仿真與功能仿真、編程下載、硬件測(cè)試等。

2 EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中的應(yīng)用探究

在上文中，已經(jīng)闡述了數(shù)字電子電路設(shè)計(jì)的基礎(chǔ)、數(shù)字電子電路設(shè)計(jì)與EDA技術(shù)的有機(jī)結(jié)合以及EDA技術(shù)組成和設(shè)計(jì)流程。下面將對(duì)EDA技術(shù)在電子電路設(shè)計(jì)中的應(yīng)用進(jìn)行探究。

2.1促進(jìn)理論知識(shí)學(xué)習(xí)，掌握基礎(chǔ)技能

在數(shù)字電子電路設(shè)計(jì)技術(shù)中應(yīng)用EDA技術(shù)是時(shí)代進(jìn)步、科技發(fā)展的主趨勢(shì)，因此，各大高校以及崗位專業(yè)人員必須對(duì)EDA技術(shù)與數(shù)字電子電路設(shè)計(jì)結(jié)合的相關(guān)知識(shí)有充分的了解，也就變相的要求相關(guān)人員對(duì)相關(guān)的知識(shí)內(nèi)容進(jìn)行有效的掌握。而EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中應(yīng)用需要的不單單是簡(jiǎn)單的知識(shí)素養(yǎng)積累，還需要對(duì)當(dāng)前的社會(huì)和科技背景有充分的認(rèn)識(shí)、能夠進(jìn)行有效的分析與預(yù)判。由于EDA技術(shù)與數(shù)字電子電路設(shè)計(jì)的結(jié)合并不是很完善，對(duì)此，各相關(guān)領(lǐng)域的人員更需要將所掌握的知識(shí)進(jìn)行充分的實(shí)驗(yàn)，總結(jié)經(jīng)驗(yàn)，熟練相關(guān)的操作技能，從而達(dá)到能夠?qū)DA技術(shù)應(yīng)用到數(shù)字電子電路設(shè)計(jì)上的地步。相較于枯燥乏味的知識(shí)積累，EDA技術(shù)手段為所有的學(xué)習(xí)者提供了一個(gè)稀缺有趣的知識(shí)資源積累途徑，EDA技術(shù)的模擬手段完全能夠讓學(xué)習(xí)者對(duì)所學(xué)知識(shí)有進(jìn)一步地認(rèn)識(shí)和了解，提升學(xué)習(xí)興趣，培養(yǎng)綜合型人才。

2.2綜合創(chuàng)新，提升設(shè)計(jì)效率

盡管EDA技術(shù)在我國(guó)的發(fā)展已經(jīng)有了近三十年的歷史，但是不可否認(rèn)，EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中應(yīng)用時(shí)間尚短，其中存在著諸多問題等待人們?nèi)ソ鉀Q，尤其是各大高校的學(xué)生以及資深的專業(yè)學(xué)者。所有的人都應(yīng)該充分認(rèn)識(shí)到數(shù)字電子電路設(shè)計(jì)中EDA技術(shù)的問題，并且能夠在社會(huì)大趨勢(shì)下敢于打破常態(tài)，將自我總結(jié)出的新知識(shí)、新規(guī)律、新方法公之于眾，推動(dòng)數(shù)字電子電路設(shè)計(jì)中EDA技術(shù)應(yīng)用的發(fā)展。

對(duì)此，廣大學(xué)子們應(yīng)該勤奮學(xué)習(xí)，豐富實(shí)踐履歷，將所學(xué)的知識(shí)充分檢驗(yàn)，將問題準(zhǔn)確記錄，不放棄實(shí)驗(yàn)過程中的任何誤差點(diǎn)，勤于思考，將實(shí)驗(yàn)過程中發(fā)現(xiàn)的問題進(jìn)行鍥而不舍的探究，從而完成新領(lǐng)域的革新，促進(jìn)發(fā)展。

2.3應(yīng)用實(shí)例

EDA技術(shù)在數(shù)字電子電路設(shè)計(jì)中的最簡(jiǎn)單的應(yīng)用實(shí)例是利用EDA技術(shù)設(shè)計(jì)一個(gè)能夠顯示秒、時(shí)、分的數(shù)字鐘電路，其具體流程如圖1所示。在其設(shè)計(jì)方案中，采用FPGA芯片進(jìn)行實(shí)驗(yàn)，裝配EDA技術(shù)實(shí)驗(yàn)箱，利用裝有QUARTER2軟件的電腦進(jìn)行設(shè)計(jì)和檢查。

通常情況下，EDA技術(shù)遵循“自上而下”的設(shè)計(jì)原則，一般可以把設(shè)計(jì)過程劃分為不同的層次進(jìn)行處理：第一層：數(shù)字鐘；第二層：24 進(jìn)制計(jì)數(shù)器、60 進(jìn)制計(jì)數(shù)器、譯碼顯示電路。第三層：小時(shí)計(jì)數(shù)、分計(jì)數(shù)、秒計(jì)數(shù)、譯碼顯示。在進(jìn)行上述設(shè)計(jì)過程中，選擇了VHDL 語言進(jìn)行編程，首先需要按照要求對(duì)低層程序進(jìn)行設(shè)計(jì)，從而獲取支持調(diào)用的圖元。同時(shí)，在計(jì)算機(jī)環(huán)境可以選擇QuartusII 軟件，并嚴(yán)格按照VHDL設(shè)計(jì)規(guī)范來對(duì)60 進(jìn)制計(jì)數(shù)器程序進(jìn)行編寫和設(shè)計(jì)，以確保其順利的轉(zhuǎn)化成圖元，為頂層設(shè)計(jì)工作的進(jìn)行奠定良好的基礎(chǔ)。對(duì)24 進(jìn)制計(jì)數(shù)器的程序進(jìn)行編寫時(shí)，通常是以60 進(jìn)制計(jì)數(shù)器為基礎(chǔ)來進(jìn)行程序的設(shè)計(jì)，僅需適當(dāng)?shù)恼{(diào)整進(jìn)位判斷標(biāo)準(zhǔn)即可，通常是把60調(diào)整為24，并保持其余部分一致。

借助編譯仿真的方法可以將其下載并直接轉(zhuǎn)移到FPGA 芯片上，從而完成設(shè)計(jì)要求。接下來還需要借助實(shí)驗(yàn)箱資源對(duì)設(shè)計(jì)的科學(xué)性、合理性和準(zhǔn)確性進(jìn)行檢驗(yàn)，一旦發(fā)現(xiàn)問題，要對(duì)程序進(jìn)行相應(yīng)的修改，修改完成后再次編譯下載即可。

3 總結(jié)

數(shù)字電子電路設(shè)計(jì)中應(yīng)用EDA技術(shù)是現(xiàn)在社會(huì)科技發(fā)展的需要，電子電路設(shè)計(jì)領(lǐng)域的革新勢(shì)必會(huì)在EDA的推動(dòng)下跨向新的高度，對(duì)此，所有的相關(guān)領(lǐng)域人員都應(yīng)該積極面對(duì)這種趨勢(shì)，謀求發(fā)展的新途徑，相關(guān)部門也應(yīng)當(dāng)提供相應(yīng)的政策支持。

參考文獻(xiàn)：

[1]胡立廣.數(shù)字電子電路設(shè)計(jì)中EDA技術(shù)的應(yīng)用[J].中國(guó)高新技術(shù)企業(yè)，2013，（13）：51-52.

[2]鐘佳宏.基于EDA技術(shù)進(jìn)行數(shù)字電路設(shè)計(jì)的分析[J].科學(xué)與信息化，2017，（17）：7-8.

[3]王俊博.數(shù)字電路中的 EDA 技術(shù)的應(yīng)用分析[J].中國(guó)科技投資，2016，（24）：317-317.