統(tǒng)一測(cè)控系統(tǒng)新一代綜合基帶設(shè)計(jì)研究

， ， ，

(1.北京跟蹤與通信技術(shù)研究所， 北京 100094；2.中國電子科技集團(tuán)公司第五十四研究所， 河北石家莊 050081)

0 引言

微波統(tǒng)一測(cè)控系統(tǒng)是我國航天測(cè)控網(wǎng)的重要組成部分，經(jīng)過50余年的發(fā)展，其技術(shù)體制由分離走向統(tǒng)一，信號(hào)形式由標(biāo)準(zhǔn)走向擴(kuò)頻，工作頻段由低頻段走向高頻段，目標(biāo)數(shù)量由單站單目標(biāo)走向單站多目標(biāo)，作用距離由低軌走向深空[1-2]。在綜合基帶技術(shù)領(lǐng)域，設(shè)備的數(shù)字化、軟件化程度不斷提高，操作的便捷性和可重構(gòu)能力越來越強(qiáng)。

然而，目前我國的綜合基帶普遍采用以DSP與FPGA為代表的專用硬件平臺(tái)進(jìn)行設(shè)備研制。在系統(tǒng)層面，由于專用硬件平臺(tái)缺乏統(tǒng)一標(biāo)準(zhǔn)，軟硬件功能無法分離，造成產(chǎn)品升級(jí)與維護(hù)成本較高，功能擴(kuò)展性與靈活性較差。在應(yīng)用層面，缺乏多個(gè)基帶設(shè)備綜合化技術(shù)手段，當(dāng)測(cè)控體制類型或任務(wù)數(shù)量超出單一設(shè)備處理能力時(shí)，無法實(shí)現(xiàn)多個(gè)基帶設(shè)備綜合調(diào)度，研制費(fèi)效比較低。因此，本文在研究國內(nèi)外同類技術(shù)發(fā)展現(xiàn)狀的基礎(chǔ)上，提出了新一代測(cè)控綜合基帶的體系框架和關(guān)鍵技術(shù)，以適應(yīng)未來航天測(cè)控系統(tǒng)任務(wù)復(fù)雜化、體制多樣化、信息綜合化和測(cè)控通信一體化等特征趨勢(shì)，滿足系統(tǒng)在彈性服務(wù)、按需保障、靈活接入等方面的應(yīng)用需求。

圖1 基于開放式體系結(jié)構(gòu)的遙測(cè)接收機(jī)結(jié)構(gòu)示意圖

1 國內(nèi)外同類技術(shù)發(fā)展現(xiàn)狀

目前，測(cè)控綜合基帶的主流發(fā)展趨勢(shì)是：通過前端設(shè)備的數(shù)字化處理，在后端靈活使用不同基帶處理資源，完成跟蹤測(cè)量、遙測(cè)、遙控等功能。典型代表如下。

1.1 基于通用化硬件的遙測(cè)接收機(jī)

美國林肯實(shí)驗(yàn)室提出了基于開放式體系結(jié)構(gòu)的遙測(cè)接收機(jī)[3]，如圖1所示。在天線接收信號(hào)后，由模擬接收機(jī)將射頻信號(hào)下變頻至通用中頻，然后由前端處理分系統(tǒng)進(jìn)行ADC采樣、數(shù)字下變頻、濾波，最后通過數(shù)字分發(fā)鏈路，遙測(cè)接收機(jī)按需處理數(shù)字化后的遙測(cè)信號(hào)。從遙測(cè)接收機(jī)實(shí)現(xiàn)上看，與常規(guī)設(shè)備的顯著不同在于：一是采用通用化的硬件和軟件替換了目前遙測(cè)接收機(jī)中許多的專用硬件，把處理功能分解為更小的模塊，便于系統(tǒng)快速升級(jí)和縮短研制周期；二是完全去掉了遙測(cè)接收機(jī)中的專用頻率硬件，通過軟件控制進(jìn)行相應(yīng)的配置，簡(jiǎn)化了操作和維護(hù)；三是由于模塊化硬件的采用以及軟硬件的去耦特性，使得硬件和軟件的開發(fā)周期幾乎不關(guān)聯(lián)，為采用先進(jìn)技術(shù)和算法提供了極大的靈活性和選擇性。

1.2 基于資源池結(jié)構(gòu)的地面終端站

美國NASA提出了“天基網(wǎng)地面部分維護(hù)計(jì)劃”(SGSS)[4]，通過引入數(shù)字光纖、基帶池、虛擬機(jī)等新概念和技術(shù)，提供一個(gè)可靈活擴(kuò)展和升級(jí)的開放式地面測(cè)控系統(tǒng)，如圖2所示。SGSS與已有系統(tǒng)相比，雖然基本功能一致，但結(jié)構(gòu)變化明顯：SGSS采用“池”式設(shè)備結(jié)構(gòu)，當(dāng)?shù)孛嫣炀€接收信號(hào)并下變頻后，立即數(shù)字化整個(gè)下行接收信號(hào)；用戶星和中繼星的遙測(cè)數(shù)據(jù)以VITA 49數(shù)據(jù)包的形式傳送給數(shù)字解調(diào)器，然后再通過光纖無損分發(fā)給采用ATCA(Advanced Telecom Computing Arc- hitecture)開放標(biāo)準(zhǔn)的基帶池，并挑選池中空閑資源執(zhí)行相應(yīng)的測(cè)控任務(wù)，任務(wù)完成后再把占用資源返回池中。SGSS的基帶基于虛擬化技術(shù)，將應(yīng)用程序、操作系統(tǒng)與物理平臺(tái)分隔開來，顯著減少了測(cè)控專用設(shè)備的數(shù)量，大幅提高了設(shè)備的靈活性和可重構(gòu)性。

圖2 SGSS的開放式地面測(cè)控系統(tǒng)結(jié)構(gòu)示意圖

1.3 基于高速串行總線技術(shù)的數(shù)據(jù)處理終端

在雷達(dá)、聲納、視頻圖像處理、智能信號(hào)處理等應(yīng)用領(lǐng)域，由于受到傳輸帶寬的限制，系統(tǒng)性能難以進(jìn)一步提升，在此背景下基于VPX(Verstatile Protocol Switch)標(biāo)準(zhǔn)的通用信號(hào)處理平臺(tái)應(yīng)運(yùn)而生[5]。VPX總線作為新一代的高速串行總線標(biāo)準(zhǔn)，由VME總線發(fā)展而來，同時(shí)兼容多種異構(gòu)處理板卡，在惡劣環(huán)境下嵌入式系統(tǒng)之間的高速互聯(lián)方面取得了較好應(yīng)用，目前國內(nèi)諸多研究單位利用VPX平臺(tái)研制了多類數(shù)字信號(hào)處理設(shè)備[6-7]。與現(xiàn)有測(cè)控綜合基帶大量使用的CPCI平臺(tái)相比，VPX平臺(tái)因采用了高速串行交互式總線而非主控式總線，使其在數(shù)據(jù)傳輸帶寬和結(jié)構(gòu)性能方面有較大優(yōu)勢(shì)，更加適應(yīng)現(xiàn)代雷達(dá)領(lǐng)域處理功能繁多、運(yùn)算復(fù)雜、數(shù)據(jù)量大及高速實(shí)時(shí)處理的要求。

圖3 面向新一代測(cè)控綜合基帶的測(cè)控系統(tǒng)架構(gòu)

2 新一代測(cè)控綜合基帶設(shè)計(jì)

根據(jù)我國統(tǒng)一測(cè)控系統(tǒng)應(yīng)用需求以及國內(nèi)外同類技術(shù)發(fā)展現(xiàn)狀，新一代測(cè)控綜合基帶設(shè)計(jì)需求、體系架構(gòu)與總體設(shè)計(jì)如下所述。

2.1 設(shè)計(jì)需求

1)彈性服務(wù)：服務(wù)規(guī)?？煽焖偕炜s，以自動(dòng)適應(yīng)各類測(cè)控通信業(yè)務(wù)負(fù)載的動(dòng)態(tài)變化，避免因?yàn)樘幚碣Y源性能過載或冗余而導(dǎo)致的服務(wù)質(zhì)量下降或資源浪費(fèi)。

2)按需保障：資源以共享資源池的方式統(tǒng)一管理，利用虛擬化技術(shù)，將資源按需提供給不同用戶，資源的調(diào)度、管理與分配策略對(duì)用戶透明。

3) 靈活接入：具備不同測(cè)控體制的各種類型飛行器用戶隨遇接入，虛擬化測(cè)控基帶池具備處理多體制、多用戶、多頻段測(cè)控通信業(yè)務(wù)的能力。

2.2 體系架構(gòu)與總體設(shè)計(jì)

根據(jù)設(shè)計(jì)需求，新一代測(cè)控綜合基帶必須以系統(tǒng)前端的數(shù)字化接收分發(fā)為基礎(chǔ)，以高效的網(wǎng)絡(luò)互聯(lián)和調(diào)度管理為支撐，對(duì)應(yīng)的統(tǒng)一測(cè)控系統(tǒng)架構(gòu)如圖3所示?；谠摷軜?gòu)，測(cè)控綜合基帶采用兼顧技術(shù)可行與工程可達(dá)的虛擬化技術(shù)，將處理資源以統(tǒng)一的軟硬件架構(gòu)進(jìn)行部署，作為彈性化的測(cè)控云節(jié)點(diǎn)，按需為整個(gè)測(cè)控網(wǎng)提供測(cè)控服務(wù)?；竟ぷ髁鞒虨椋合到y(tǒng)上行發(fā)射時(shí)，由虛擬測(cè)控基帶產(chǎn)生上行信息數(shù)據(jù)流，并完成編碼、調(diào)制、數(shù)字上變頻等處理后，經(jīng)過高速交換網(wǎng)絡(luò)或光纖送至信號(hào)采集與分發(fā)模塊中，通過D/A板直接調(diào)制到工作頻段；系統(tǒng)下行接收時(shí)，利用信號(hào)采集與分發(fā)模塊將接收的射頻信號(hào)進(jìn)行A/D數(shù)字化，然后將數(shù)據(jù)流通過交換網(wǎng)絡(luò)或光纖送至測(cè)控綜合基帶，站間測(cè)控云節(jié)點(diǎn)管理平臺(tái)根據(jù)任務(wù)需求分配處理資源組成虛擬基帶，完成捕獲、跟蹤、測(cè)量、譯碼等處理。當(dāng)任務(wù)需求超過本地基帶處理能力時(shí)，利用云服務(wù)由管理平臺(tái)調(diào)用其他測(cè)控站處理資源，保證整個(gè)測(cè)控網(wǎng)的正常運(yùn)行。

基于上述設(shè)計(jì)，新一代綜合測(cè)控基帶體系架構(gòu)將以云計(jì)算架構(gòu)為基礎(chǔ)，以資源“池化”技術(shù)為核心，如圖4所示。其中，應(yīng)用層通過友好的人機(jī)交互服務(wù)，為用戶提供各種體制和要求的測(cè)控服務(wù)；支持層是為實(shí)現(xiàn)用戶需求開發(fā)部署的各類基礎(chǔ)軟件及應(yīng)用接口，并通過資源調(diào)度與安全管理保證綜合測(cè)控基帶穩(wěn)定可靠運(yùn)行；資源層是綜合基帶的物理實(shí)體，為各類應(yīng)用及軟件提供處理、存儲(chǔ)和傳輸?shù)缺Ｕ稀?/p>

圖4 新一代測(cè)控綜合基帶的邏輯設(shè)計(jì)架構(gòu)

在具體物理實(shí)現(xiàn)上，新一代測(cè)控綜合基帶采用基于Vita 65 OPEN VPX標(biāo)準(zhǔn)的高速串行總線，將FPGA、DSP、GPU、存儲(chǔ)、交換等各功能板塊進(jìn)行集成，如圖5所示。其中，機(jī)箱內(nèi)部包括3類接口：采用RapidIO接口，完成信號(hào)處理板與總線之間的信號(hào)、信息高速互聯(lián)；采用PCIE接口，完成GPU處理板、存儲(chǔ)板、計(jì)算機(jī)主板與總線之間的信號(hào)、信息高速互聯(lián)；采用萬兆以太網(wǎng)接口，完成計(jì)算機(jī)主板與其他各功能板卡之間的監(jiān)視與控制互聯(lián)，配合站間測(cè)控云節(jié)點(diǎn)管理平臺(tái)保障系統(tǒng)的可靠運(yùn)行。機(jī)箱外部包括兩類接口：1)光纖接口，完成信號(hào)處理板與接收前端之間高速數(shù)字信號(hào)流的輸入輸出；2)萬兆以太網(wǎng)接口，完成各功能板卡和站間測(cè)控云節(jié)點(diǎn)管理平臺(tái)的服務(wù)器集群互聯(lián)。

通過在服務(wù)器集群上部署云管理系統(tǒng)，按需構(gòu)建虛擬機(jī)，部署對(duì)應(yīng)模式的基帶監(jiān)控軟件，通過基帶監(jiān)控軟件實(shí)現(xiàn)對(duì)各功能板卡的軟件動(dòng)態(tài)加載、動(dòng)態(tài)配置，形成功能可定義的測(cè)控基帶，并通過高速串行總線保證信號(hào)、信息在不同功能板塊之間實(shí)時(shí)I/O，最終使通用服務(wù)器資源與專用處理資源解耦合，機(jī)箱內(nèi)部各功能板卡有機(jī)整合為一個(gè)測(cè)控資源池，測(cè)控任務(wù)按需調(diào)用池中的處理資源。

圖5 新一代測(cè)控綜合基帶物理實(shí)現(xiàn)架構(gòu)

3 關(guān)鍵技術(shù)與研究思路

從目前研究進(jìn)展來看，新一代綜合基帶體系架構(gòu)所涉及的云計(jì)算架構(gòu)、資源“池”化技術(shù)等已經(jīng)比較成熟，但結(jié)合統(tǒng)一測(cè)控系統(tǒng)實(shí)際應(yīng)用需求，還應(yīng)在以下相關(guān)技術(shù)領(lǐng)域開展重點(diǎn)研究。

3.1 寬帶射頻信號(hào)采集技術(shù)

為實(shí)現(xiàn)測(cè)控綜合基帶的虛擬化設(shè)計(jì)，首要工作是完成接收信號(hào)的數(shù)字化采樣。常用的S頻段測(cè)控系統(tǒng)工作帶寬可達(dá)100 MHz，直接利用ADC芯片采樣時(shí)，受限于芯片的采樣頻率、工作頻段、數(shù)據(jù)精度等，將會(huì)面臨數(shù)據(jù)精度低、通道間采樣同步誤差大等問題。

直接射頻采樣[8]是解決上述問題的可行思路，如圖6所示，主要流程為：首先對(duì)射頻信號(hào)進(jìn)行帶通濾波和無量化采樣，然后經(jīng)過連續(xù)時(shí)間低通或帶通濾波后，得到中頻或零中頻信號(hào)，最后采用常規(guī)ADC進(jìn)行量化。該方案的優(yōu)點(diǎn)在于利用采樣中的混疊效應(yīng)，將信號(hào)下變頻到奈奎斯特頻帶內(nèi)，降低了對(duì)ADC的射頻輸入帶寬、時(shí)鐘抖動(dòng)和采樣率的要求。此外，由于避免使用了混頻器和本振信號(hào)發(fā)生器，不僅簡(jiǎn)化了硬件設(shè)計(jì)，還可通過調(diào)整采樣速率適應(yīng)不同的輸入信號(hào)。

圖6 直接射頻采樣原理圖

3.2 海量數(shù)字信號(hào)I/O技術(shù)

測(cè)控系統(tǒng)前端數(shù)字化后，產(chǎn)生了海量的數(shù)字信號(hào)數(shù)據(jù)，必須通過高帶寬、低延遲、靈活拓?fù)涞母咚買/O，保證任意測(cè)控信號(hào)按需由綜合基帶接收和處理。采用光纖傳輸技術(shù)可實(shí)現(xiàn)接收前端與綜合基帶間的海量數(shù)字信號(hào)傳輸，但在基帶設(shè)備內(nèi)部，由于受并行總線傳輸能力限制，傳統(tǒng)基帶使用的CPCI機(jī)箱難以實(shí)現(xiàn)海量數(shù)據(jù)高速I/O。

VPX作為下一代串行總線標(biāo)準(zhǔn)，提供了10 Gbit/s的I/O傳輸接口，支持多種串行傳輸協(xié)議[5-7]，是解決上述問題的可行思路，如圖7所示。該結(jié)構(gòu)采用了6U背板、5插槽的單星拓?fù)溥B接，在第5槽位提供了機(jī)箱內(nèi)部的管理平面、控制平面及數(shù)據(jù)平面的高速互連，而交換設(shè)備可以為網(wǎng)絡(luò)交換機(jī)，也可以為RapidIO交換設(shè)備，既能提供機(jī)箱間互連，也能提供與CPU服務(wù)器間的互連。由于機(jī)箱內(nèi)部各個(gè)板卡功能可定義，單個(gè)機(jī)箱即可組成一個(gè)基帶池。當(dāng)然各測(cè)控站之間亦可通過100 Gbit/s以上高速光纖互連，由各個(gè)站內(nèi)基帶池組成一個(gè)更大的基帶池。

圖7 基于VPX總線的基帶池互連

3.3 零中頻接收機(jī)技術(shù)

統(tǒng)一測(cè)控系統(tǒng)接收機(jī)一般采用傳統(tǒng)的超外差結(jié)構(gòu)，射頻信號(hào)先變頻到中頻,再由中頻下變頻到基帶，由于使用高Q值的鏡頻抑制濾波器和信道選擇濾波器，使得該類接收機(jī)電路成本較高、難以芯片集成。

零中頻接收機(jī)是解決上述問題的可行思路，如圖8所示，主要工作流程為：射頻信號(hào)經(jīng)過低噪聲放大器，分別與兩路正交的本振信號(hào)進(jìn)行混頻得到I,Q兩路模擬信號(hào)，然后經(jīng)過模擬低通濾波器送入ADC得到I, Q兩路數(shù)字信號(hào)，最后送給基帶處理器進(jìn)行數(shù)字信號(hào)處理。該類接收機(jī)去掉了中頻級(jí)，不存在鏡像信號(hào)，避免鏡像抑制濾波器的使用，使用的低通濾波器也易于集成，同時(shí)對(duì)于低頻信號(hào)的ADC，選用成本低廉的器件即可獲得較好的性能指標(biāo)，因此與超外差式接收機(jī)相比，集成度更高、功耗更小、成本更低，并且為數(shù)字化處理提供了靈活的I/Q通道。

圖8 零中頻接收機(jī)結(jié)構(gòu)框圖

需要說明的是，在采樣保持精度、高性能濾波器小型化等直接射頻采樣涉及關(guān)鍵技術(shù)尚未完全解決的情況下，零中頻接收機(jī)不失為一種較好的接收前端數(shù)字化方案，其小型化、芯片化的特性保證了車載、星載等惡劣測(cè)控環(huán)境中的基本應(yīng)用。

3.4 信號(hào)處理硬件加速技術(shù)

隨著測(cè)控系統(tǒng)對(duì)基帶功能和處理精度的提高，處理算法的復(fù)雜性和實(shí)時(shí)性也隨之越高，通常采用硬件加速技術(shù)滿足算法對(duì)處理能力的要求。目前，常用的GPU硬件加速卡需根據(jù)GPU特性進(jìn)行大量?jī)?yōu)化[9-10]，且反饋式處理能力較低、功耗較高，使其在功能擴(kuò)展上存在瓶頸。FPGA作為專用協(xié)處理器，雖然在性能、功耗、實(shí)時(shí)性、與傳統(tǒng)基帶的繼承性等方面具有較強(qiáng)的優(yōu)勢(shì)，但工程開發(fā)極為復(fù)雜，需要大量考慮物理底層問題，設(shè)計(jì)門檻很高。

將OpenCL(Open Computing Language)標(biāo)準(zhǔn)[11-12]引入到FPGA中，是解決上述問題的可行思路。OpenCL應(yīng)用程序由主機(jī)程序和內(nèi)核程序組成，內(nèi)核程序采用類C語言的OpenCL語言進(jìn)行編寫，通過編譯平臺(tái)轉(zhuǎn)換成FPGA上的邏輯電路，并將其作為FPGA的配置數(shù)據(jù)輸出；運(yùn)行時(shí)，主機(jī)程序通過 OpenCL調(diào)用運(yùn)行庫，調(diào)用寫入配置數(shù)據(jù)的FPGA進(jìn)行內(nèi)核處理，從而使程序員集中精力定義算法，大幅縮短開發(fā)周期?；贠penCL實(shí)現(xiàn)FPGA邏輯的系統(tǒng)模塊框圖如圖9所示，系統(tǒng)中的每個(gè)內(nèi)核流水線可以同時(shí)應(yīng)用于多個(gè)執(zhí)行通路，即通過算法級(jí)的描述進(jìn)行流水線復(fù)制，形成多流水線架構(gòu)。

圖9 基于OpenCL實(shí)現(xiàn)FPGA邏輯的系統(tǒng)模塊框圖

4 結(jié)束語

目前，我國的微波統(tǒng)一測(cè)控系統(tǒng)綜合基帶設(shè)備具有多功能、體積小、接口標(biāo)準(zhǔn)、信號(hào)形式可靈活變換、測(cè)控模式可動(dòng)態(tài)加載等諸多特點(diǎn)，但面對(duì)新的航天測(cè)控應(yīng)用需求，愈發(fā)暴露出在開放性、可擴(kuò)展性與可重構(gòu)性等方面的不足。因此，本文順應(yīng)航天測(cè)控系統(tǒng)發(fā)展趨勢(shì)，按照彈性服務(wù)、按需保障、靈活接入的應(yīng)用需求，提出了基于云計(jì)算架構(gòu)以及虛擬化技術(shù)的新一代測(cè)控綜合基帶體系架構(gòu)，并結(jié)合當(dāng)前同類技術(shù)發(fā)展現(xiàn)狀，梳理了關(guān)鍵技術(shù)研究方向與發(fā)展建議，為推動(dòng)相關(guān)技術(shù)在航天測(cè)控系統(tǒng)中的推廣應(yīng)用提供了理論支撐。

[1] 于志堅(jiān). 我國航天測(cè)控系統(tǒng)的現(xiàn)狀與發(fā)展[J] . 中國工程科學(xué), 2006, 8(10):42-46.

[2] 雷厲,朱勤專. 飛行器測(cè)控通信技術(shù)發(fā)展趨勢(shì)與建議[J] .飛行器測(cè)控學(xué)報(bào), 2014, 33(6):463-468.

[3] KING D, ROTSOS C, AGUADO A, et al. Network-Based Telemetry to Facilitate the Programmable Management Plane for Optical Transport Infrastructure[C]∥18th International Conference on Transparent Optical Networks, Trento: IEEE, 2016:1.

[4] Goddard Space Flight Center. Space Network Users’ Guide[M]. Greenbelt, Maryland: GSFC, 2007.

[5] VPX: VMEbus for the 21st Century[DB/OL]. [2017-05-21]. www.gefanucembedded.com.

[6] 宋敏,張亞玎. VPX總線模塊結(jié)構(gòu)設(shè)計(jì)規(guī)范研究[J]. 電子機(jī)械工程, 2016, 32(1):24-27.

[7] 王銳,翟剛毅,許樹軍,等. 一種基于VPX標(biāo)準(zhǔn)的偵測(cè)雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)方法[J]. 雷達(dá)與對(duì)抗, 2016, 36(2):22-25.

[8] 馬利祥,向海生,盧玉杰. 基于超寬帶采樣保持器的數(shù)字接收機(jī)設(shè)計(jì)[J]. 雷達(dá)科學(xué)與技術(shù), 2015, 13(3):320-323.

MA Lixiang, XIANG Haisheng, LU Yujie. Design of a Digital Receiver Based on Ultra-Wide Waveband SHA[J]. Radar Science and Technology,2015,13(3):320-323.(in Chinese)

[9] 商哲然,譚賢四,曲智國,等. 基于GPU的RFT算法并行化[J]. 雷達(dá)科學(xué)與技術(shù), 2016, 14(5):505-509.

[10] 張堅(jiān),萬顯榮,劉玉琪. 外輻射源雷達(dá)滑窗擴(kuò)展相消算法并行實(shí)現(xiàn)[J]. 雷達(dá)科學(xué)與技術(shù), 2017, 15(2):115-119.

[11] TATSUMI S, HARIYAMA M, MIURA M, et al. OpenCL-Based Design of an FPGA Accelerator for Phase-Based Correspondence Matching[C]∥International Conference on Parallel and Distributed Processing Techniques and Applications, Las Vegas:[s.n.],2015:90-95.

[12] SUDA N, CHANDRA V, DASIKA G, et al.Throughput-Optimized OpenCL-Based FPGA Accelerator for Large-Scale Convolutional Neural Networks[C]∥2016 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, Monterey, CA:ACM, 2016:16-25.