硬件在環(huán)實(shí)時(shí)仿真系統(tǒng)延遲對(duì)滯環(huán)電流控制仿真影響研究

，，(中國(guó)東方電氣集團(tuán)有限公司中央研究院，四川 成都 611731)

0 引 言

半實(shí)物實(shí)時(shí)仿真系統(tǒng)如RT-LAB、RTDS等近年在電力電子研究領(lǐng)域中得到了廣泛的應(yīng)用[1-2]。而半實(shí)物實(shí)時(shí)仿真常又分為快速控制器原型(rapid control prototyping, RCP)和硬件在環(huán)(hardware in loop, HIL)兩種。二者區(qū)別在于，快速控制器原型是用仿真機(jī)作為控制器來(lái)控制真實(shí)的物理對(duì)象，而硬件在環(huán)則是用仿真機(jī)模擬被控對(duì)象，用真實(shí)的控制器來(lái)控制，如圖1所示。在電力電子系統(tǒng)的研發(fā)過(guò)程中，往往是控制器易搭建，而被控對(duì)象主電路不易搭建，因此經(jīng)常采用的是硬件在環(huán)的仿真方式。

隨著電力電子器件技術(shù)進(jìn)步，現(xiàn)代電力電子較多采用有較高速度的可關(guān)斷開關(guān)器件，如MOSFET、IGBT、IGCT等等。由于被控對(duì)象開關(guān)頻率較高，因此為了準(zhǔn)確模擬其開關(guān)暫態(tài)過(guò)程中各電參量的變化，就要求仿真機(jī)具有非?？斓捻憫?yīng)能力，即要求仿真機(jī)具有非常高的實(shí)時(shí)性。例如，對(duì)于1 kHz的開關(guān)信號(hào)，開關(guān)周期即為1 ms，并且開關(guān)跳變?cè)谶@1 ms中間的任何一個(gè)時(shí)刻都可能發(fā)生。要比較準(zhǔn)確地模擬開關(guān)周期內(nèi)的電量(如電流)變化，比如分辨率做到100點(diǎn)，那么仿真步長(zhǎng)就要降低到10 μs。這意味著，仿真機(jī)必須要在10 μs之內(nèi)完成一次被控對(duì)象的模擬?？梢哉f(shuō)，50 μs以下的步長(zhǎng)仿真是電力電子硬件在環(huán)仿真研究中經(jīng)常遇到的情形。

圖1 半實(shí)物仿真的兩種主要形式

圖2 仿真機(jī)運(yùn)行時(shí)序

仿真機(jī)無(wú)論采用CPU還是FPGA的架構(gòu)形式，本質(zhì)上是一臺(tái)高性能的計(jì)算機(jī)，它運(yùn)行在實(shí)時(shí)操作系統(tǒng)下，實(shí)現(xiàn)輸入采樣、迭代計(jì)算和外部輸出，如圖2所示。要準(zhǔn)確模擬被控對(duì)象，仿真機(jī)除了要有快速的周期迭代計(jì)算能力，即具有很小的仿真步長(zhǎng)外，還要具有盡可能短的輸入到輸出的延遲。輸入到輸出延遲也是半實(shí)物仿真區(qū)別于純離線仿真和真實(shí)系統(tǒng)的一個(gè)獨(dú)特之處，而這常常被實(shí)時(shí)仿真機(jī)用戶忽略。

對(duì)于并網(wǎng)逆變器應(yīng)用來(lái)說(shuō)，滯環(huán)電流控制[3-7]是除了矢量控制之外的一種非常經(jīng)典的控制方式。盡管滯環(huán)控制存在開關(guān)頻率不固定、諧波分布廣的問(wèn)題，但其優(yōu)點(diǎn)也很突出，例如它具有非常快的動(dòng)態(tài)響應(yīng)、控制精度高、易于設(shè)計(jì)和調(diào)試等。此外，近年在多電平逆變器研究中，滯環(huán)電流控制也受到關(guān)注[8-11]。

下面將考查采用硬件在環(huán)實(shí)時(shí)仿真系統(tǒng)來(lái)仿真基于滯環(huán)電流控制的并網(wǎng)逆變器時(shí)的特殊問(wèn)題：研究硬件在環(huán)實(shí)時(shí)仿真系統(tǒng)延遲對(duì)控制仿真影響，通過(guò)理論分析輸入輸出延遲帶來(lái)的仿真誤差；通過(guò)實(shí)例對(duì)比純離線仿真和半實(shí)物仿真的結(jié)果，驗(yàn)證理論分析。通過(guò)實(shí)際案例研究指出，在一些特殊的場(chǎng)合下，即使在仿真步長(zhǎng)很小的情況下，仿真機(jī)的輸入輸出延遲也會(huì)帶來(lái)較大的仿真誤差，甚至錯(cuò)誤的仿真結(jié)果。

1 變流器滯環(huán)電流控制硬件在環(huán)仿真系統(tǒng)

網(wǎng)側(cè)變流器是直驅(qū)風(fēng)力發(fā)電系統(tǒng)中的重要部件之一，主要實(shí)現(xiàn)對(duì)直流母線電壓和并網(wǎng)功率的控制，其中對(duì)并網(wǎng)電流的控制是實(shí)現(xiàn)電壓和功率控制的基礎(chǔ)。如圖3所示，網(wǎng)側(cè)變流器采用單電感并網(wǎng)，電流環(huán)控制器采集三相電感電流iabc，跟相應(yīng)的給定電流iabc_ref做差，再經(jīng)過(guò)電流滯環(huán)生成控制三相橋臂的PWM信號(hào)。

圖3 變流器滯環(huán)電流控制硬件在環(huán)仿真系統(tǒng)

圖4 電流滯環(huán)控制原理圖

電流滯環(huán)控制的原理如圖4所示，當(dāng)受控的并網(wǎng)電感電流iabc上升至給定電流和遲滯電流之和iabc_ref+Iband時(shí)，對(duì)應(yīng)橋臂的上管關(guān)斷，下管開通，電感電流iabc將開始下降，當(dāng)下降至iabc_ref-Iband時(shí)，上管開通而下管關(guān)斷。圖中TUP對(duì)應(yīng)上管開通時(shí)間，TDN對(duì)應(yīng)下管的開通時(shí)間。很容易看出，通過(guò)調(diào)節(jié)遲滯電流Iband的大小就可以調(diào)節(jié)開關(guān)頻率和被控電流iabc的總諧波失真(total harmonic distortion,THD)。遲滯電流越小，開關(guān)頻率越高，被控電流波形將越接近給定電流，THD將越小。

2 輸入到輸出延遲的來(lái)源分析

硬件控制系統(tǒng)與仿真機(jī)之間的閉環(huán)系統(tǒng)中，存在多種延遲。這些延遲的來(lái)源可以歸納為兩類：一類是控制系統(tǒng)自身的延遲；另一類是仿真機(jī)的延遲。在滯環(huán)電流控制中，控制系統(tǒng)采用的是模擬電路，而仿真機(jī)采用的是數(shù)字處理器，因而二者延遲的來(lái)源存在明顯的不同。

2.1 控制系統(tǒng)的延遲

控制系統(tǒng)自身的典型延遲包括：

1)信號(hào)濾波延遲。即真實(shí)模擬信號(hào)被控制系統(tǒng)中的信號(hào)調(diào)制電路濾波導(dǎo)致的延遲。這里具體為電流在控制板上濾波導(dǎo)致的延遲。

2)滯環(huán)比較PWM輸出傳輸帶來(lái)的延遲。即PWM信號(hào)發(fā)出到變換為仿真機(jī)接受的門極信號(hào)之間，因邏輯門電路及濾波環(huán)節(jié)產(chǎn)生的延遲。

滯環(huán)控制系統(tǒng)的延遲是固有的延遲，無(wú)論被控對(duì)象是仿真機(jī)還是真實(shí)變流器，這部分延遲都是存在的，因此不是這里討論的重點(diǎn)。

2.2 仿真機(jī)的延遲

仿真機(jī)本質(zhì)上是一套數(shù)字系統(tǒng)，由“PWM輸入-數(shù)字化處理器計(jì)算-模擬量輸出”環(huán)節(jié)組成，因此它的典型延遲包括：

1)PWM輸入預(yù)處理帶來(lái)的延遲。即輸入PWM經(jīng)過(guò)周期平均化和邊沿檢測(cè)后形成數(shù)字量的過(guò)程所帶來(lái)的延遲。

2)數(shù)字通信帶來(lái)的延遲。即經(jīng)預(yù)處理后的PWM數(shù)字信號(hào)(一般是周期平均值和邊沿時(shí)間戳)進(jìn)入處理器計(jì)算前，以及處理器計(jì)算完成后到PWM調(diào)制前，因板上或板間通信(通常板間通信更為明顯)導(dǎo)致的延遲。

3)處理器計(jì)算周期帶來(lái)的延遲。即因處理器控制循環(huán)周期計(jì)算導(dǎo)致的一拍或多拍延遲。本質(zhì)上是離散化系統(tǒng)所固有的延遲。

4)D/A轉(zhuǎn)換輸出帶來(lái)的延遲。本質(zhì)上D/A是一種零階保持器，它具有固有的延遲特性。

處理器計(jì)算周期延遲取決于處理器的速度、所用實(shí)時(shí)操作系統(tǒng)的類型以及任務(wù)量，目前市場(chǎng)上的實(shí)時(shí)仿真器產(chǎn)品將其控制到一個(gè)仿真步長(zhǎng)之內(nèi)已沒(méi)有太大的難度，但仿真步長(zhǎng)越大延遲越大。

輸入到輸出延遲的關(guān)鍵主要在于信號(hào)進(jìn)入處理器前和出處理器后的階段，包括板間通信、PWM輸入處理和D/A輸出處理。一般仿真機(jī)出于易擴(kuò)展考慮，采用與處理器相獨(dú)立的輸入/輸出卡的架構(gòu)，這決定了板間通信的必然性。必須采用非常高速的通信總線才能將延遲控制得足夠小。此外，PWM輸入預(yù)處理D/A的保持時(shí)間即為一個(gè)步長(zhǎng)，因此輸入到輸出的總延遲時(shí)間實(shí)際會(huì)很可觀，通常能夠達(dá)到2～3個(gè)步長(zhǎng)。

綜上，可以將仿真機(jī)的延遲歸納為3部分：輸入延遲Ti、輸出延遲To以及周期離散化延遲Ts，如圖5所示。從輸入到輸出的總延遲TD=Ti+To+Ts。

圖5 仿真機(jī)的延遲組成

3 仿真系統(tǒng)延遲對(duì)滯環(huán)控制影響分析

如圖5 所示，從滯環(huán)控制器的視角看，如果被控對(duì)象是真實(shí)的逆變器，當(dāng)控制器的PWM輸出后，那么逆變器立即就會(huì)響應(yīng)；同時(shí)各相并網(wǎng)電流也會(huì)立即發(fā)送變化，控制器能夠立即感受到該變化，記此電流為真實(shí)電流iabc。但采用仿真機(jī)模擬真實(shí)逆變器后，由于仿真機(jī)從輸入到輸出存在延遲，實(shí)際上要到TD時(shí)刻之后，控制器才能感受到各相并網(wǎng)電流的變化，記此電流為延遲后的電流iabc_delayed。

在滯環(huán)控制器設(shè)計(jì)時(shí)，其控制率設(shè)計(jì)為

(1)

式中：iabc_ref為電流參考給定；iabc為反饋電流；Iband為滯環(huán)比較帶寬。由于仿真機(jī)的延遲存在，送入控制器的不再是真實(shí)的電流iabc，而成為了iabc_delayed。由此，滯環(huán)比較的過(guò)程也將發(fā)生變化，如圖6所示。

圖6 仿真機(jī)有延遲情況下的電流滯環(huán)控制過(guò)程

當(dāng)A相真實(shí)電流ia于t時(shí)刻上升至上門限ia_ref+Iband時(shí)，本應(yīng)在t時(shí)刻發(fā)生滯環(huán)比較并因IGBT開關(guān)動(dòng)作電流發(fā)生轉(zhuǎn)折向下翻轉(zhuǎn)，但由于控制器實(shí)際獲得的反饋電流ia_delayed尚未達(dá)到該上門限，因此控制器并未動(dòng)作，真實(shí)電流將繼續(xù)上升。直到t+ID時(shí)刻，延遲后電流ia_delayed到達(dá)滯環(huán)比較上門限ia_ref+Iband時(shí)，控制器才動(dòng)作，A相真實(shí)電流此時(shí)才開始下降，這時(shí)真實(shí)電流ia已經(jīng)超出了滯環(huán)比較上門限電流，超出量為ΔIband。由圖6可以計(jì)算得到：

(2)

式中：電流斜率di/dt用udc/(2L)來(lái)估計(jì)；udc為逆變器直流母線電壓；L為并網(wǎng)電感量。

由以上分析可以看出，仿真機(jī)的輸入到輸出延遲將導(dǎo)致滯環(huán)比較帶寬增加，進(jìn)而降低滯環(huán)比較控制的開關(guān)頻率，讓并網(wǎng)逆變器的電流諧波增大，使得硬件在環(huán)仿真下的控制器性能劣于真實(shí)系統(tǒng)，無(wú)法真實(shí)有效地模擬真實(shí)系統(tǒng)。

4 實(shí)驗(yàn)結(jié)果

為定量評(píng)估仿真系統(tǒng)延遲對(duì)滯環(huán)控制影響的大小，采用了對(duì)比研究的方式。首先采用純離線仿真的方式，來(lái)獲得被控對(duì)象在沒(méi)有延遲的真實(shí)變流器情況下的控制性能，然后再通過(guò)硬件在環(huán)仿真獲得被控對(duì)象在有延遲仿真機(jī)時(shí)的控制性能。通過(guò)對(duì)比觀察二者的差異。仿真主要參數(shù)如表1所示。

1) 純離線仿真驗(yàn)證

純離線仿真中的控制器和并網(wǎng)逆變器均在仿真軟件中進(jìn)行?？刂破鞑捎媚Ｐ痛罱ǎ浞挚紤]實(shí)物控制器的所有濾波及延遲環(huán)節(jié)，對(duì)其進(jìn)行詳細(xì)建模，保證其特性一致。并網(wǎng)逆變器模型使用開關(guān)模型，同時(shí)不進(jìn)行離散化，保證精度。由于控制器與并網(wǎng)逆變器都在連續(xù)域中，因此采用變步長(zhǎng)連續(xù)求解器進(jìn)行仿真，最大仿真步長(zhǎng)1 μs，進(jìn)一步保證精度。

表1 并網(wǎng)逆變器滯環(huán)電流控制仿真主要參數(shù)

相電流給定為400 A，功率因素為1，滯環(huán)帶寬Iband設(shè)定為50 A。仿真結(jié)果如圖7所示。

圖7 變流器三相并網(wǎng)電流波形

實(shí)測(cè)開關(guān)頻率大約為2.65 kHz，并網(wǎng)電流THD為20%。值得注意，由于基波電流較小，因此諧波比例相對(duì)較大。

當(dāng)在真實(shí)變流器模型中加入30 μs延遲后，仿真獲得的電流波形如圖8所示。

圖8 加入延遲時(shí)變流器三相并網(wǎng)電流波形

可以看出，實(shí)測(cè)開關(guān)頻率降低為1.65 kHz，電流波形質(zhì)量變差，并網(wǎng)電流THD上升為50%。

2) 硬件在環(huán)仿真實(shí)驗(yàn)驗(yàn)證

控制器采用實(shí)物控制器，硬件在環(huán)仿真驗(yàn)證的仿真機(jī)采用RT-LAB，仿真機(jī)采用OP5600，實(shí)驗(yàn)系統(tǒng)如圖9所示。其中所關(guān)注的控制器是網(wǎng)側(cè)控制器，其工作于滯環(huán)電流控制方式下。接口板實(shí)現(xiàn)網(wǎng)側(cè)控制器與RT-LAB仿真機(jī)的電平接口。

在硬件在環(huán)的仿真模型上，使用ARTEMIS和根據(jù)實(shí)際測(cè)試，步長(zhǎng)為10 μs時(shí)，仿真機(jī)OP5600的輸入到輸出延遲約為3個(gè)步長(zhǎng)，即30 μs。在滯環(huán)帶寬設(shè)定為50 A時(shí)，仿真結(jié)果如圖11所示。

圖9 RT-LAB硬件在環(huán)仿真實(shí)驗(yàn)系統(tǒng)

RT-Event庫(kù)元件構(gòu)建被控變流器模型，以提高仿真的實(shí)時(shí)性。仿真步長(zhǎng)為10 μs，仿真模型如圖10所示。

圖10 RT-LAB中的并網(wǎng)逆變器模型

實(shí)測(cè)開關(guān)頻率大約為1.55 kHz，并網(wǎng)電流THD為70%。

對(duì)比純離線仿真結(jié)果可以看出，由于輸入輸出延遲的存在，硬件在環(huán)仿真結(jié)果比真實(shí)結(jié)果差很多，并且其開關(guān)頻率和THD與假定有30 μs延遲的真實(shí)系統(tǒng)接近，說(shuō)明硬件在環(huán)仿真機(jī)的輸入輸出延遲對(duì)滯環(huán)控制仿真而言影響非常大。

5 結(jié) 語(yǔ)

通過(guò)上述研究可以得出，硬件在環(huán)實(shí)時(shí)仿真系統(tǒng)仿真機(jī)的輸入到輸出延遲對(duì)滯環(huán)電流控制有明顯的負(fù)面影響，它會(huì)導(dǎo)致滯環(huán)比較帶寬增加，進(jìn)而降低滯環(huán)比較控制的開關(guān)頻率，讓并網(wǎng)逆變器的電流諧波增大，使得硬件在環(huán)仿真下的控制器性能劣于真實(shí)系統(tǒng)。并且，即使仿真機(jī)保持較小的仿真步長(zhǎng)，但也可能無(wú)法真實(shí)有效地模擬出真實(shí)的滯環(huán)電流控制系統(tǒng)的性能。

同時(shí)，通過(guò)研究還可以看到，電力電子研發(fā)不能過(guò)分信任半實(shí)物仿真結(jié)果，必須要充分認(rèn)識(shí)仿真系統(tǒng)的工作原理、性能和限制，注意甄別其結(jié)果的準(zhǔn)確性和正確性。對(duì)硬件在環(huán)仿真，不僅要注重仿真步長(zhǎng)，也要注意輸入到輸出延遲這一技術(shù)指標(biāo)。

直觀上，采用具有更高性能的仿真機(jī)可以緩解延遲的影響。但需要注意到，縮短輸入到輸出延遲需要縮短步長(zhǎng)以及縮短輸入和輸出環(huán)節(jié)的時(shí)間?？s短步長(zhǎng)意味著更高速的迭代求解，而縮短輸入、輸出時(shí)間意味著采用更高性能的通信總線以及輸入輸出板卡(高速FPGA、D/A)等。仿真機(jī)求解過(guò)程主要是矩陣計(jì)算過(guò)程，本質(zhì)上是用數(shù)值計(jì)算方法求解一系列微分、差分和代數(shù)方程組。因此，隨著被控對(duì)象的復(fù)雜化，仿真規(guī)模的增加，其計(jì)算難度和消耗的時(shí)間成倍數(shù)增長(zhǎng)，縮短步長(zhǎng)需要更高速的CPU和實(shí)時(shí)操作系統(tǒng)。同時(shí)，仿真機(jī)板卡分布式的構(gòu)架使得通信延遲不可避免，需要高速的并行或者串行總線。總之，這些都將帶來(lái)仿真機(jī)成本的顯著提高。并且，隨著開關(guān)頻率的提高，一味地通過(guò)提高仿真機(jī)性能來(lái)解決硬件在環(huán)仿真準(zhǔn)確度問(wèn)題的思路并不可取，未來(lái)需要考慮其他技術(shù)手段來(lái)緩解該問(wèn)題。

[1] 吳小田，代同振，肖文靜，等. 基于RT-LAB的風(fēng)力發(fā)電網(wǎng)側(cè)變流器實(shí)時(shí)仿真[J].電力電子技術(shù)，2013, 47(10):17-19.

[2] 劉靜波，肖文靜，周宏林，等.基于RTDS的風(fēng)電網(wǎng)側(cè)變流器半實(shí)物實(shí)驗(yàn)[J].電力電子技術(shù)，2013, 47(10): 20-21.

[3] P. N. Tekwani, R. S. Kanchan ，K.Gopakumar.Novel Current Error Space Phasor Based Hysteresis Controller Using Parabolic Bands for Control of Switching Frequency Variation[J].IEEE Transactions on Industrial Electronics，2007，54(5)：2648-2656.

[4] D.M. Brod，D.W. Novotny Current Control of VSI-PWM Inverters[J]. IEEE Transactions on Industry Applications,1985，IA-z1(4)：562-570.

[5] M. P. Kazmierkowski, M. A. Dzieniakowski,W. Sul-kowski. Novel Space Vector Based Current Controllers for PWM-inverters[J].IEEE Transactions on Power Electronics,1991，6(1)：158-166.

[6] B. K. Bose.An Adaptive Hysteresis-band Current Control Technique of A Voltage Fed PWM Inverter for Machine Drive System[J].IEEE Transactions on Industrial Electronics,1990，27(5)：402-408.

[7] L. Malesani, P. Mattavelli,P. Tomasin.High-performance Hysteresis Modulation Technique for Active Filters[J].IEEE Transactions on Power Electronics,1997，12(5)：876-884.

[8] M. Mohseni, S. M. Islam，M.A. S. Masoum. Enhanced Hysteresis-based Current Regulators in Vector Control of DFIG Wind Turbines[J].IEEE Transactions on Power Electronics,2011，26(1)：223-234.

[9] M. Mohseni，S. M. Islam. A New Vector-based Hysteresis Current Control Scheme for Three-phase PWM Voltage-source Inverters[J].IEEE Transactions on Power Electronics,2010，25(9)：2299-2309.

[10] C. N. Ho, V. S. P. Cheung，H. S. Chung.Constant-frequency Hysteresis Current Control of Grid-connected VSI without Bandwidth Control[J].IEEE Transactions on Power Electronics,2008，23(5)：2477-2488.

[11] L. Dalessandro, S. D. Round，J. W. Kolar.Center-point Voltage Balancing of Hysteresis Current Controlled Three-level PWM Rectifiers[J].IEEE Transactions on Power Electronics,2008，23(5)：2477-2488.