基于分?jǐn)?shù)間隔均衡的數(shù)字預(yù)失真技術(shù)

李 超

(中國(guó)電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

0 引言

在高速數(shù)據(jù)傳輸中，為了減少信號(hào)傳輸?shù)拇a間串?dāng)_，調(diào)制器會(huì)使用成形濾波器對(duì)傳輸信號(hào)進(jìn)行濾波[1]。平方根升余弦滾降(SRRC)濾波器作為一種廣泛應(yīng)用的成形濾波器，可以通過(guò)FPGA設(shè)計(jì)并實(shí)現(xiàn)[2]。當(dāng)傳輸數(shù)據(jù)速率較高時(shí)，SRRC濾波器可以通過(guò)并行結(jié)構(gòu)設(shè)計(jì)并實(shí)現(xiàn)[3]。此外，解調(diào)器可以通過(guò)加入一個(gè)傳輸函數(shù)隨頻率增加而滾降的線性濾波器達(dá)到改善信噪比的目的，但是該濾波器在將高頻端的噪聲衰減的同時(shí)，也會(huì)對(duì)傳輸信號(hào)的高頻分量帶來(lái)衰減，從而產(chǎn)生碼間串?dāng)_。這就需要在調(diào)制器中加入預(yù)加重濾波器來(lái)補(bǔ)償基帶信號(hào)的高頻分量，達(dá)到減少碼間串?dāng)_的目的[4]。但是，隨著傳輸速率的提高，調(diào)制器內(nèi)部使用的模擬器件，如模擬濾波器、放大器和正交混頻器等所產(chǎn)生的相位失真和幅度失真，會(huì)使調(diào)制信號(hào)產(chǎn)生嚴(yán)重的碼間串?dāng)_，這種碼間串?dāng)_通過(guò)SRRC濾波器和預(yù)加重濾波器無(wú)法有效消除。以上這些幅度失真和相位失真對(duì)調(diào)制信號(hào)質(zhì)量產(chǎn)生的影響，可以通過(guò)信號(hào)分析儀中的矢量信號(hào)分析功能對(duì)調(diào)制信號(hào)進(jìn)行信號(hào)質(zhì)量分析，并由分析結(jié)果中的誤差矢量幅度(EVM)這個(gè)指標(biāo)加以衡量[5]。

目前，對(duì)于已知的相位失真，可以通過(guò)希爾伯特變換的方法[6]、通過(guò)迭代求解非線性方程組的方法[7]或通過(guò)基于復(fù)倒譜系數(shù)的算法[8]設(shè)計(jì)一個(gè)全通濾波器，對(duì)已知相位失真進(jìn)行補(bǔ)償，進(jìn)而達(dá)到消除碼間串?dāng)_的目的。對(duì)于已知的幅度失真，可以通過(guò)采用頻域采樣的方法[9]設(shè)計(jì)一個(gè)線性相位濾波器，對(duì)幅度失真進(jìn)行補(bǔ)償，進(jìn)而達(dá)到消除碼間串?dāng)_的目的。然而，這些相位失真和幅度失真與模擬器件本身的特性緊密相關(guān)，并會(huì)隨著模擬器件使用條件的不同而發(fā)生改變。因此，通過(guò)模型預(yù)先設(shè)計(jì)相位及幅度失真補(bǔ)償濾波器，難以消除以上相位失真和幅度失真帶來(lái)的碼間串?dāng)_。

針對(duì)以上問(wèn)題，本文提出了一種基于分?jǐn)?shù)間隔均衡的數(shù)字預(yù)失真技術(shù)，通過(guò)自適應(yīng)補(bǔ)償調(diào)制器內(nèi)部產(chǎn)生的各種幅度與相位失真，達(dá)到消除碼間串?dāng)_的目的。最后基于該技術(shù)，通過(guò)使用4倍插值SRRC濾波器多相結(jié)構(gòu)設(shè)計(jì)并實(shí)現(xiàn)了一種基于T/4分?jǐn)?shù)間隔均衡的數(shù)字預(yù)失真器，并通過(guò)對(duì)調(diào)制器輸出信號(hào)的EVM及頻譜進(jìn)行測(cè)試，對(duì)該技術(shù)進(jìn)行了驗(yàn)證。

1 數(shù)字預(yù)失真器實(shí)現(xiàn)結(jié)構(gòu)

本文使用T/4分?jǐn)?shù)間隔均衡器收斂系數(shù)與4倍插值SRRC濾波器相結(jié)合的方法，對(duì)正交基帶信號(hào)進(jìn)行預(yù)失真處理，基本原理框圖如圖1所示。由于設(shè)計(jì)的T/4分?jǐn)?shù)間隔均衡器完成一次系數(shù)更新只需要有限個(gè)連續(xù)采樣數(shù)據(jù)，這樣可以先將一組連續(xù)的采樣數(shù)據(jù)存儲(chǔ)在FPGA中集成的RAM里，然后使用該組數(shù)據(jù)通過(guò)較慢的處理時(shí)鐘完成一次系數(shù)更新運(yùn)算。因此T/4分?jǐn)?shù)間隔均衡器采用串行結(jié)構(gòu)實(shí)現(xiàn)。當(dāng)T/4分?jǐn)?shù)間隔均衡器得到收斂的系數(shù)后，根據(jù)該系數(shù)特點(diǎn)及4倍插值成形濾波的運(yùn)算特點(diǎn)，將該系數(shù)對(duì)應(yīng)的濾波器與4倍插值SRRC濾波器統(tǒng)一設(shè)計(jì)，并采用4路并行的多相復(fù)數(shù)濾波器分解結(jié)構(gòu)實(shí)現(xiàn)。這里，多相分解是指將數(shù)字濾波器分解為若干個(gè)不同的組[10]。

圖1 預(yù)失真器基本原理

如圖1所示，I(nT)+jQ(nT)為經(jīng)過(guò)調(diào)制符號(hào)映射的基帶正交信號(hào)，其中n表示符號(hào)數(shù)，T表示符號(hào)周期。將該正交信號(hào)同時(shí)接入H4k、H4k+1、H4k+2和H4k+3四個(gè)子濾波器，完成對(duì)輸入信號(hào)的4倍插值運(yùn)算，然后依次輸出4組信號(hào)，I1+jQ1、I2+jQ2、I3+jQ3和I4+jQ4分別表示一個(gè)符號(hào)周期中在0、T/4、2T/4和3T/4時(shí)刻I/Q兩路基帶信號(hào)的采樣數(shù)據(jù)。由于本文選用的DA芯片為MD652D，該芯片信號(hào)輸入接口為4路數(shù)據(jù)并行輸入結(jié)構(gòu)[11]，這時(shí)直接將I路與Q路的4路信號(hào)分別接入DA芯片，通過(guò)數(shù)模變換形成I/Q兩路正交模擬基帶信號(hào)。然后，這2路正交模擬信號(hào)分別經(jīng)過(guò)低通濾波器和放大器處理后，輸入正交混頻器。正交混頻器輸出的調(diào)制信號(hào)再通過(guò)帶通濾波器及放大器處理后，最終形成調(diào)制輸出信號(hào)。

中頻調(diào)制信號(hào)在輸出前，首先通過(guò)開(kāi)關(guān)切換到內(nèi)部反饋通道，形成反饋信號(hào)。反饋信號(hào)經(jīng)過(guò)4倍采樣、數(shù)字匹配濾波及數(shù)字解調(diào)處理后，最終形成正交基帶信號(hào)I′(nT+kT/4)+jQ′(nT+kT/4)，這里nT+kT/4表示第n個(gè)符號(hào)的第k個(gè)采樣時(shí)刻，采樣間隔為T(mén)/4，取k=0，1，2，3。然后將該正交基帶信號(hào)接入T/4分?jǐn)?shù)間隔均衡器并經(jīng)過(guò)多次迭代運(yùn)算處理。當(dāng)T/4分?jǐn)?shù)間隔均衡器達(dá)到收斂判決門(mén)限或迭代運(yùn)算次數(shù)上限時(shí)，將輸出一組復(fù)均衡抽頭系數(shù)，該系數(shù)即為預(yù)失真濾波器系數(shù)。

由于生成的預(yù)失真濾波器系數(shù)為復(fù)數(shù)形式，而SRRC濾波器系數(shù)可以看成虛部為零的復(fù)數(shù)形式，且2組系數(shù)均為4倍采樣的濾波器系數(shù)。這樣，2組濾波器系數(shù)可以通過(guò)復(fù)數(shù)卷積運(yùn)算及截位處理后合成為一組濾波器系數(shù)，并通過(guò)4路并行的多相復(fù)數(shù)濾波器結(jié)構(gòu)實(shí)現(xiàn)，從而簡(jiǎn)化了信號(hào)的處理流程。

2 T/4分?jǐn)?shù)間隔均衡器原理

均衡器設(shè)計(jì)中主要考慮以下幾點(diǎn)：① 均衡器的類(lèi)別：線性均衡和非線性均衡；② 均衡器的結(jié)構(gòu)：橫向?yàn)V波器型和格型等；③ 均衡器的自適應(yīng)算法：最小均方誤差算法、遞歸最小二乘法等[12]。文獻(xiàn)[13]進(jìn)一步論述了分?jǐn)?shù)間隔均衡器常見(jiàn)的自適應(yīng)算法。

本文T/4分?jǐn)?shù)間隔均衡器為線性均衡類(lèi)。由于橫向?yàn)V波器結(jié)構(gòu)簡(jiǎn)單，便于FPGA設(shè)計(jì)實(shí)現(xiàn)，本文T/4分?jǐn)?shù)間隔均衡器采用橫向?yàn)V波器結(jié)構(gòu)。同時(shí)考慮到，由于最小均方誤差提取算法，其基于最陡下降原理，能使濾波后輸出信號(hào)的均方誤差最小[14]，本文T/4分?jǐn)?shù)間隔均衡器算法采用最小均方誤差提取算法。文獻(xiàn)[15-16]論述了T/4分?jǐn)?shù)間隔均衡器的多信道系統(tǒng)模型，根據(jù)實(shí)際情況，采用串行模型實(shí)現(xiàn)T/4分?jǐn)?shù)間隔均衡器，原理框圖如圖2所示。

圖2 T/4分?jǐn)?shù)間隔均衡器原理

為了便于分析，設(shè)均衡器長(zhǎng)度為S個(gè)符號(hào)，并將nT歸一化為n，nT+kT/4歸一化為k，這里k在n時(shí)刻依次取值為0，1，2，3。此時(shí)，橫向?yàn)V波器由4(S-1)級(jí)延遲線構(gòu)成，兩級(jí)之間的延遲間隔均為T(mén)/4，且各延遲單元的增益相同。設(shè)M為橫向?yàn)V波器的抽頭個(gè)數(shù)，則M=4(S-1)+1。在k時(shí)刻橫向?yàn)V波器的抽頭系數(shù)為：

W=[w0(k)，w1(k)，…，wM-1(k)]。

設(shè)v=(M-1)/2，則在k時(shí)刻橫向?yàn)V波器的輸入值為：

U=[u(k+v)，u(k+v-1)，…，u(k-v)]。

圖2中，自適應(yīng)權(quán)值控制單元在n時(shí)刻輸入的誤差值為：e(n)=d(n)-y(n)，其中，d(n)為橫向?yàn)V波器輸入信號(hào)經(jīng)峰值點(diǎn)選取和判決處理后輸出的n時(shí)刻均衡目標(biāo)收斂值，y(n)為經(jīng)過(guò)橫向?yàn)V波器和峰值點(diǎn)選取處理后輸出的n時(shí)刻符號(hào)峰值點(diǎn)。e(n)可進(jìn)一步表示為：

e(n)=d(n)-WT(n)U(n)，

式中，通過(guò)對(duì)輸入數(shù)據(jù)延時(shí)進(jìn)行控制，使n時(shí)刻符號(hào)的峰值點(diǎn)正好對(duì)應(yīng)于橫向?yàn)V波器主抽頭進(jìn)行運(yùn)算，產(chǎn)生誤差e(n)，進(jìn)而通過(guò)誤差得到n時(shí)刻新一組橫向?yàn)V波器系數(shù)：

W′=W+μe(n)U，

式中，μ為步長(zhǎng)參數(shù)，用來(lái)控制穩(wěn)定性和收斂速度。若μ采用較大的數(shù)值，能加快收斂速度，但同時(shí)會(huì)帶來(lái)較大的穩(wěn)態(tài)剩余誤差；若選擇較小的值，能減小穩(wěn)態(tài)剩余誤差，但收斂時(shí)間變長(zhǎng)[17]。此外，橫向?yàn)V波器系數(shù)需要在工作初始時(shí)刻設(shè)置初值，其中濾波器系數(shù)的虛部初值均設(shè)置為零，實(shí)部初值除主抽頭位置外均設(shè)置為零，而主抽頭實(shí)部初值設(shè)置為一個(gè)正數(shù)。在實(shí)際工程中，若設(shè)置的主抽頭實(shí)部初值相比與μ值較小時(shí)，橫向?yàn)V波器系數(shù)在自適應(yīng)迭代運(yùn)算過(guò)程中將可能呈現(xiàn)發(fā)散的狀態(tài)。

3 實(shí)驗(yàn)結(jié)果與分析

針對(duì)本文提出的基于T/4分?jǐn)?shù)間隔均衡的預(yù)失真技術(shù)，根據(jù)圖1和圖2所示原理框圖研制硬件平臺(tái)并編寫(xiě)相關(guān)FPGA驗(yàn)證程序，然后對(duì)多組調(diào)制輸出信號(hào)進(jìn)行星座圖、EVM及頻譜比對(duì)測(cè)試。測(cè)試硬件平臺(tái)及FPGA驗(yàn)證程序設(shè)計(jì)的主要參數(shù)設(shè)置：載波頻率720 MHz，符號(hào)速率200 MSps，SRRC濾波器成形系數(shù)0.5，SRRC濾波器階數(shù)17階，多相結(jié)構(gòu)復(fù)數(shù)濾波器階數(shù)40階，第1～4組測(cè)試中T/4分?jǐn)?shù)間隔均衡器長(zhǎng)度依次設(shè)置為1、3、5和7個(gè)符號(hào)長(zhǎng)。當(dāng)均衡器長(zhǎng)度為1個(gè)符號(hào)長(zhǎng)時(shí)，數(shù)字預(yù)失真器工作在直通模式，此時(shí)數(shù)字預(yù)失真器等價(jià)于標(biāo)準(zhǔn)的SRRC濾波器。當(dāng)均衡器長(zhǎng)度設(shè)置為3，5和7個(gè)符號(hào)長(zhǎng)時(shí)，均衡器階數(shù)將分別為9，17和25階。在4組測(cè)試中，復(fù)數(shù)卷積運(yùn)算合成的復(fù)數(shù)濾波器階數(shù)通過(guò)截短或補(bǔ)長(zhǎng)處理后統(tǒng)一為40階。

根據(jù)上述參數(shù)設(shè)置，依次產(chǎn)生4組待測(cè)試調(diào)制輸出信號(hào)。本文使用Agilent公司的DSO91304A型示波器中的矢量信號(hào)分析軟件，分析并顯示4組信號(hào)的星座圖，并對(duì)每組信號(hào)的EVM值進(jìn)行測(cè)量，測(cè)試結(jié)果如圖3、圖4、圖5和圖6所示。通過(guò)Agilent公司的N9010A型頻譜儀測(cè)試各組信號(hào)的頻譜特性，第1組與第4組的測(cè)試結(jié)果如圖7所示。

第1組測(cè)試信號(hào)的星座圖及矢量信號(hào)分析結(jié)果如圖3所示。從圖3中可以看到，該信號(hào)星座圖中的4個(gè)星座點(diǎn)都較為發(fā)散，測(cè)試信號(hào)的EVM值為10.911% rms。可見(jiàn)，當(dāng)調(diào)制輸出信號(hào)符號(hào)速率為200 MSps時(shí)，由于未進(jìn)行預(yù)失真處理，調(diào)制輸出信號(hào)中存在嚴(yán)重的碼間串?dāng)_，信號(hào)質(zhì)量較差。

圖3 第1組矢量信號(hào)分析結(jié)果

圖4 第2組矢量信號(hào)分析結(jié)果

圖5 第3組矢量信號(hào)分析結(jié)果

圖6 第4組矢量信號(hào)分析結(jié)果

第2組測(cè)試信號(hào)的星座圖及矢量信號(hào)分析結(jié)果如圖4所示。從圖4中可以看到，由于對(duì)原始的調(diào)制輸出信號(hào)進(jìn)行了預(yù)失真處理，此時(shí)星座圖中的4個(gè)星座點(diǎn)明顯收斂，且測(cè)試信號(hào)的EVM值降為4.413 1% rms。

第3組測(cè)試信號(hào)的星座圖及矢量信號(hào)分析結(jié)果如圖5所示。從圖5中可以看到，由于將T/4分?jǐn)?shù)間隔均衡器的階數(shù)由第2組測(cè)試時(shí)的9階增加到17階，此時(shí)星座圖中的4個(gè)星座點(diǎn)較之圖4又進(jìn)一步收斂，且測(cè)試信號(hào)的EVM值也進(jìn)一步降低為3.672 4% rms。

第4組測(cè)試信號(hào)的星座圖及矢量信號(hào)分析結(jié)果如圖6所示。從圖6中可以看到，由于將T/4分?jǐn)?shù)間隔均衡器的階數(shù)增加到25階，此時(shí)星座圖中的4個(gè)星座點(diǎn)在4組測(cè)試結(jié)果中最為收斂，同時(shí)測(cè)得信號(hào)的EVM值為3.485 5% rms，也是4組EVM指標(biāo)測(cè)試中最好的。

進(jìn)一步通過(guò)使用頻譜儀，對(duì)調(diào)制輸出信號(hào)的頻譜特性進(jìn)行對(duì)比測(cè)試，如圖7所示。

圖7 預(yù)失真器對(duì)信號(hào)頻譜特性改善測(cè)試圖

由圖7可以看出，在第1組測(cè)試中，調(diào)制輸出信號(hào)頻譜關(guān)于中心頻點(diǎn)左右不對(duì)稱(chēng)，且存在明顯的畸變。但從第4組調(diào)制輸出信號(hào)的頻譜可以看到，預(yù)失真器對(duì)信號(hào)頻譜特性有了顯著改善。這里，在第4組調(diào)制輸出信號(hào)中心頻點(diǎn)處顯示的凹坑，為I/Q基帶信號(hào)通過(guò)電容隔直處理后產(chǎn)生的，此處對(duì)調(diào)制輸出信號(hào)EVM值的影響可以忽略。

為了便于分析，在進(jìn)行第2～4組測(cè)試時(shí)，通過(guò)FPGA編程軟件ISE中自帶的Chipscope功能，讀取FPGA運(yùn)行程序中T/4分?jǐn)?shù)間隔均衡器收斂后的輸出系數(shù)，如表1、表2和表3所示。

表1 第2組測(cè)試下T/4分?jǐn)?shù)間隔均衡器收斂系數(shù)

符號(hào)數(shù)系數(shù)1系數(shù)2系數(shù)3系數(shù)41328-j137-78+j1012-548+j231-982+j1858714+j23-1347-j1183-1044-j150-316-j118749-j182

表2 第3組測(cè)試下T/4分?jǐn)?shù)間隔均衡器收斂系數(shù)

符號(hào)數(shù)系數(shù)1系數(shù)2系數(shù)3系數(shù)419+j8-119+45j21-j31194-j80213-j21-71+j973-571+j138-1048+j178737-j206-1123-j3684-723-j337-265-j13972+j51226+j675227-j83104-j187-208+j28

表3 第4組測(cè)試下T/4分?jǐn)?shù)間隔均衡器收斂系數(shù)

符號(hào)數(shù)系數(shù)1系數(shù)2系數(shù)3系數(shù)41-27+j450-j34220-j7-56+j39-81+j46-10-j23105-j60161-j6373+j10-164+j1114-475+j147-746+j639124-j109-817-j2665-589-j309-274-j22014-j74180+j256192+j2299-j48-6-j101-55-j787-42+j3-14+j62-23+j26

表1、表2和表3分別列出了3次測(cè)試中T/4分?jǐn)?shù)間隔均衡器收斂后的輸出系數(shù)。每組系數(shù)的主抽頭均已加黑標(biāo)注，每個(gè)符號(hào)中的系數(shù)1、系數(shù)2、系數(shù)3與系數(shù)4分別表示對(duì)應(yīng)符號(hào)中以0、T/4、2T/4與3T/4為采樣間隔的抽頭系數(shù)。

通過(guò)分析以上測(cè)試結(jié)果，可以得出如下結(jié)論：

① 通過(guò)對(duì)4組測(cè)試信號(hào)進(jìn)行矢量信號(hào)分析可以看出，應(yīng)用本文所述基于分?jǐn)?shù)間隔均衡的數(shù)字預(yù)失真技術(shù)，可以顯著提高中頻輸出信號(hào)的信號(hào)質(zhì)量。但通過(guò)增加均衡器階數(shù)的方法，對(duì)信號(hào)質(zhì)量的改善程度將逐漸減弱。同時(shí)，隨著均衡器階數(shù)的提高，在實(shí)際編程過(guò)程中，F(xiàn)PGA將消耗更多的乘法器及D觸發(fā)器資源，所以需要根據(jù)實(shí)際情況對(duì)分?jǐn)?shù)間隔均衡器長(zhǎng)度做出合理選擇。

② 通過(guò)對(duì)4組測(cè)試信號(hào)進(jìn)行頻域分析可以看出，當(dāng)中頻輸出信號(hào)未經(jīng)預(yù)失真處理時(shí)，信號(hào)頻譜的失真是關(guān)于信號(hào)中心頻率非對(duì)稱(chēng)的。可見(jiàn)，若通過(guò)數(shù)字濾波器對(duì)正交基帶信號(hào)進(jìn)行處理，以補(bǔ)償中頻輸出信號(hào)的頻譜失真，則必須使用復(fù)數(shù)濾波器形式。因此傳統(tǒng)的FIR及IIR濾波器等非復(fù)數(shù)濾波器將無(wú)法對(duì)這種頻譜失真進(jìn)行補(bǔ)償。

③ 通過(guò)比對(duì)3組測(cè)試中均衡器的收斂系數(shù)可以看出，當(dāng)系數(shù)位置逐漸遠(yuǎn)離主抽頭時(shí)，系數(shù)數(shù)值呈現(xiàn)逐漸變小的趨勢(shì)。同時(shí)需要注意，通過(guò)低階均衡器收斂得到的一組收斂系數(shù)，與通過(guò)高階均衡器收斂得到并做截短處理的收斂系數(shù)做比對(duì)，2組系數(shù)雖然可以等長(zhǎng)，但頻譜補(bǔ)償效果未必等價(jià)，所以需要根據(jù)復(fù)數(shù)濾波器的設(shè)計(jì)階數(shù)合理選擇均衡器的設(shè)計(jì)階數(shù)。

4 結(jié)束語(yǔ)

本文提出了一種基于分?jǐn)?shù)間隔均衡的數(shù)字預(yù)失真技術(shù)，該技術(shù)能有效改善中頻輸出信號(hào)的質(zhì)量。此外，該技術(shù)完全由FPGA設(shè)計(jì)實(shí)現(xiàn)[18]，提高了該技術(shù)的可移植性。同時(shí)，由于該技術(shù)采用串行結(jié)構(gòu)實(shí)現(xiàn)分?jǐn)?shù)間隔均衡并采用多相濾波器結(jié)構(gòu)實(shí)現(xiàn)預(yù)失真濾波，使得該技術(shù)對(duì)FPGA硬件資源占用量大大降低，提高了該技術(shù)的實(shí)用性。

[1] 崔琳莉.通信原理[M].長(zhǎng)沙：國(guó)防科技大學(xué)出版社，2008：156-159．

[2] 張松軼.基于FPGA的平方根升余弦濾波器設(shè)計(jì)[J].無(wú)線電通信技術(shù)，2012，38(3)：43-46．

[3] 喬先科，張鵬飛，謝方方.高速并行內(nèi)插倍數(shù)可變的成形濾波器設(shè)計(jì)[J]．國(guó)外電子測(cè)量技術(shù)，2014，33(8)：61-64．

[4] 孫學(xué)軍，王秉鈞.通信原理[M].北京：電子工業(yè)出版社，2001：131-132．

[5] 周欽山.信號(hào)分析儀中矢量信號(hào)分析設(shè)計(jì)[J].國(guó)外電子測(cè)量技術(shù)，2012，35(5)：57-61．

[6] REDDY G R，SWAMY M N S.Digital All-pass Filter Design through Discrete Hilbert Transform[J].IEEE International Symposium on Circuits and Systems，1990(1)：646-649．

[7] BERNHARDT P A.Simplified Design of Higher-order Recursive Group-delay Filters [J].IEEE Trans.on Acoust.，Speech，Signal Processing，1980，28(5)：498-503．

[8] RAJAMANI K，LAI Y S.A Novel Method for Designing All-pass Digital Filters[J].IEEE Signal Processing Letters，1999，6(8)：207-209．

[9] 翁劍楓．?dāng)?shù)字信號(hào)處理[M].西安：西安電子科技大學(xué)出版社，2016：210-215．

[10] 郭廷廷，李敬，唐昆.多相結(jié)構(gòu)采樣率變換器的FPGA實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2006(9)：97-100．

[11] Euvis Corp.MD652DData Sheet (Ver4) 10 1[S]，2006.

[12] 郭梯云，楊家瑋，李建東.數(shù)字移動(dòng)通信(修訂版)[M].北京：人民郵電出版社，2001：321-329．

[13] 董昕，汪利輝，龔耀寰.分?jǐn)?shù)間隔判決反饋均衡技術(shù)的研究[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2004(3)：5-6.

[14] 陳暉，郝志松，王正.超高符號(hào)率數(shù)字均衡技術(shù)研究與實(shí)現(xiàn)[J].電子測(cè)量與儀器學(xué)報(bào)，2013，27(1)：26-31．

[15] 林仁剛，郭業(yè)才，朱婕，等.基于T/4分?jǐn)?shù)間隔的盲均衡算法研究[J].系統(tǒng)仿真學(xué)報(bào)，2007，19(24)：5786-5788.

[16] 霍亞娟，葛臨東，王彬.一種T/4分?jǐn)?shù)間隔預(yù)測(cè)判決反饋盲均衡算法[J].信號(hào)處理，2010，26(7)：992-997.

[17] 陳秋良，趙秋明，王龍飛，等.一種T/2分?jǐn)?shù)間隔的變步長(zhǎng)盲均衡算法[J].廣西通信技術(shù)，2013(1)：31-34．

[18] 李輝，楊挺，王暉.基于FPGA的通用傳感器信號(hào)處理系統(tǒng)設(shè)計(jì)[J].傳感器與微系統(tǒng)，2016，35(3)：105-107.