3D立體封裝（芯片）的結(jié)構(gòu)技術(shù)

李振華+楊寧+劉小剛

摘要：芯片立體封裝技術(shù)日漸成熟，主要應(yīng)用于電子產(chǎn)品中。本文對集成電路的3D立體封裝的結(jié)構(gòu)類型進行了介紹，著重介紹了3D層疊封裝的結(jié)構(gòu)，多層基板芯片封裝技術(shù)，MCM-3D封裝結(jié)構(gòu)技術(shù)，并且對3D立體封裝芯片的結(jié)構(gòu)技術(shù)有了概覽性的認識和把握，對進一步掌握芯片的封裝技術(shù)的實踐打下了理論基礎(chǔ)。

關(guān)鍵詞：3D立體封裝；集成電路；層疊封裝；多層基板封裝

前言

IC封裝業(yè)作為支持電子信息產(chǎn)業(yè)發(fā)展的關(guān)鍵技術(shù)之一[1]。其主流技術(shù)正在向高速、多功能、低功耗、窄間距、小型化、輕量化和低成本的方向發(fā)展。3D封裝技術(shù)正處于發(fā)展階段，未來使3D封裝技術(shù)盡快地取得工藝上重大的突破，并得以更為廣泛的應(yīng)用。

1.3D立體封裝（芯片）的的結(jié)構(gòu)類型

集成電路的3D立體封裝主要有三種類型：埋置型，有源基板型，和疊層型封裝[2]。

埋置型3D芯片封裝是一種將在各類基板內(nèi)或者多層布線介質(zhì)層中埋置元器件，最上層再貼裝SMC/SMD來實現(xiàn)立體封裝。

二是硅圓片規(guī)模集成（WSI）的活性基底后，再實施多層布線，最上面的一層，然后安裝SMC/SMD，然后構(gòu)成一個三維封裝，稱為有源基板型3D。

疊層型3D封裝是一種金字塔型疊層封裝，即用大小不同的芯片，上層的芯片的面積要小于下層，這樣下層芯片表面就有足夠的面積和空間可以用來進行引線鍵合。

2.3D層疊封裝的結(jié)構(gòu)

疊層3D軟件是應(yīng)用最廣泛的一種，它的基本結(jié)構(gòu)是一個裸芯片或封裝堆疊起來的，不可能有中間夾層或夾層，夾層可多層PCB板（包括或不包括被動元件），每層可連接線焊接，倒裝芯片，它也是通過孔直接互連（TSV）。三維疊層封裝是近年來迅速發(fā)展起來的一種集成封裝技術(shù)[3-4]。

常見的芯片疊層封裝多是把兩個或兩個以上的芯片在Z方向上堆疊，傳統(tǒng)的引線鍵合方法用于互連和封裝。使用相同尺寸的芯片，通過在上下層芯片之間加入一層芯片（spacer）以便于下層芯片的引線鍵合，墊片通常是一塊面積比上下層芯片小的普通硅片。多芯片疊層封裝的垂直互連問題，主要有以下幾種方法：

盡管芯片疊層封裝可在超薄的空間內(nèi)集成更多的功能，甚至是某個系統(tǒng)功能（SoC），但是在一些集成電路中內(nèi)由于良品率的影響和缺乏已知合格芯片KGD，在封裝芯片的過程中，必須進行三維結(jié)構(gòu)下的預(yù)測試。為此，業(yè)界在一個單一的解決方案中引入了一組預(yù)測試包，即堆疊包。堆疊的包可分為兩種形式：內(nèi)封裝（PIP）和外封裝（POP）。

封裝內(nèi)封裝它堆疊在基本組件包的頂部，然后對內(nèi)部堆疊模塊進行完全測試，形成CSP解決方案。PIP封裝技術(shù)是一種小型存儲卡的集成封裝技術(shù)。該技術(shù)集成了pcb基板組裝和半導(dǎo)體封裝的過程。此包具有較低的配置文件，可以堆疊在功能包中，引線框架和基板類型包都可以在POP包中實現(xiàn)[5]。該基板封裝封裝密度高，封裝形狀更薄，工藝靈活性更高，同時可靠性更高。PoP封裝技術(shù)的出現(xiàn)，更加豐富了3D疊層封裝的形式。

3.多層基板芯片封裝技術(shù)

多層基板芯片封裝是一種集成電路的3D封裝結(jié)構(gòu)，其包括多層基板，所述多層基板堆疊并通過連接器或金屬針腳電性連接，所述基板上設(shè)置有一個或多個芯片和導(dǎo)體線路[6]。本實用新型通過多層基板堆疊結(jié)構(gòu)，并通過連接器或金屬針腳連接，使得3D封裝結(jié)構(gòu)滿足高密度、高性能、低成本的要求，并克服了現(xiàn)有技術(shù)中存在的互連金線長、空間利用率小、工藝要求高或成本高的缺點，具有良好的社會和經(jīng)濟效益。本實用新型可廣泛應(yīng)用于各種集成電路的封裝。

1.一種集成電路的3D封裝結(jié)構(gòu)，其特征在于：其包括多層基板，所述多層基板堆疊并通過連接器或金屬針腳電性連接，所述基板上設(shè)置有一個或多個芯片和導(dǎo)體線路。

2.這是一種集成電路的3D封裝結(jié)構(gòu)，其特征在于：所述基板的上表面和下表面均設(shè)置有一個或多個芯片。

3.這種集成電路的3D封裝結(jié)構(gòu)，其特征在于：所述多層基板堆疊后，位于最下層的基板的下表面具有多個工I0管腳。

4.這種集成電路的3D封裝結(jié)構(gòu)，其特征在于：其整個結(jié)構(gòu)采用塑封包封材料填充并包封，所述工I0管腳從塑封包封材料扇出。

5.要求3或4所述的一種集成電路的3D封裝結(jié)構(gòu)，其特征在于：所述工0管腳為BGA封裝工I0管腳或LGA封裝工I0管腳。

6.根據(jù)權(quán)利要求1至4任一項所述的一種集成電路的3D封裝結(jié)構(gòu)，其特征在于：其特征在于多層基板通過多個金屬插腳堆疊并電連接[7-8]。

圖2-1多層基板芯片封裝結(jié)構(gòu)

1-基板 2-連接器 3-芯片 4-包封材料 5-管腳

4.MCM-3D封裝結(jié)構(gòu)技術(shù)

該一種集成電路MCM-3D封裝結(jié)構(gòu)，其特征在于框架的框架載體的一個位置上依次堆疊放置第一芯片以及第二芯片，在框架載體的另一個位置上放置第三芯片。該集成電路MCM-3D封裝結(jié)構(gòu)用于直流轉(zhuǎn)直流集成電路能滿足電子產(chǎn)品市場對于高電壓、大電流、體積小、效率高的優(yōu)點。從電路設(shè)計方面的優(yōu)越性從先天上提高了電路的輸出電流等性能參數(shù)。采用Mos管外置的方式，擺脫內(nèi)置元器件先天的缺陷，可以采用更大功率的MOS管。

從封裝設(shè)計方面，采用先進的MCM-3D封裝，在圓片磨片工序，使用超薄減薄技術(shù)減薄芯片，將芯片厚度減薄到200um以下，一方面有利于封裝的需要，另一方面也提高了元器件的散熱性能。在裝片工序，使用裝片膜在芯片上疊裝芯片（3D），大大提高了裝片的效率。裝片完成后，相比較平面多芯片封裝，3D封裝因芯片間的距離較短，可以節(jié)省鍵合材料，節(jié)省成本，同時因鍵合絲的距離更短，整個封裝體的內(nèi)阻等更小，輸出電流增大、輸出功率增大，提高了產(chǎn)品的使用性能。

5.結(jié)論

3D封裝技術(shù)改善了電子系統(tǒng)的許多方面，比如能耗，重量，尺寸等。具有高性能的封裝的集成電路也廣泛應(yīng)用于航空航天、軍事及民用電子等諸多領(lǐng)域。采用3D封裝技術(shù)制作的高性能大容量的存儲器組件是3D封裝技術(shù)的主要應(yīng)用領(lǐng)域之一。有諸多相關(guān)的專業(yè)研究介紹了3D層疊封裝的結(jié)構(gòu)，多層基板芯片封裝技術(shù)，MCM-3D封裝結(jié)構(gòu)技術(shù)等。因此，對3D立體封裝芯片的結(jié)構(gòu)技術(shù)有了整體性的認識和把握，為理論和實踐學(xué)習(xí)相結(jié)合打下了基礎(chǔ)。

參考文獻

[1]楊建生，YANGJian-sheng.BGA多芯片組件及三維立體封裝（3D）技術(shù)[J].電子與封裝，2003，3（1）：34-38.

[2]吳燕紅，徐高衛(wèi)，羅樂.三維多芯片封裝模塊和制作方法[C]//2008.

[3]吳燕紅，徐高衛(wèi)，羅樂.三維多芯片封裝模塊和制作方法[J].2008.

[4]徐高衛(wèi)，吳燕紅，周健，等.基于埋置式基板的3D-MCM封裝結(jié)構(gòu)的研制[J].半導(dǎo)體學(xué)報，2008，29（9）：1837-1842.

[5]劉瑤風(fēng).大容量立體封裝存儲芯片的應(yīng)用[J].科技廣場，2016（7）：63-68.endprint