多芯片封裝技術及其應用

李振華+劉小剛+孫成思

摘要：隨著新材料、新工藝和新型器件的出現(xiàn)，并且器件的集成度在不斷提高，為適應不同的產品，也逐漸開發(fā)出各種新技術技術，本文將主要討論現(xiàn)階段多芯片封裝技術，并對其中的幾個關鍵技術進行了詳細的描述。

關鍵詞：多芯片封裝，封裝技術，內存

1 引言

幾十年來，隨著芯片技術的發(fā)展和進步，集成電路封裝技術將封裝密度從單芯片封裝提高到多芯片封裝，在現(xiàn)如今市場的需求下，隨各式便攜式信息裝置對內存特性需求日益多元化，可將數個芯片封裝在一處的多芯片封裝亦逐漸受到重視，包含三星電子、現(xiàn)代電子、英特爾等重量級IC制造商，均看好良好的市場前景。MCP的優(yōu)點在于能將2至3種不同特性的芯片封裝在一塊，可因此減少占據的空間，當前主要為內存所采用。而利用該封裝做出的內存產品適于有復雜內存特性需求的信息裝置使用。目前內存廠商主要使用這種技術將閃存（Flash）與SRAM做在一塊。薄芯片處理是一種特殊的晶圓支持技術，能使芯片被琢磨到只有0.025毫米的厚度。多重堆疊封裝技術能利用無鉛錫焊球把安裝的芯片的板塊堆疊起來。這種封裝在功能上相當于單一封裝（single package）。

移動設備的典型劃分包括數字基帶處理器、模擬基帶、存儲器、射頻和功率芯片。非易失性快閃存儲器具有電擦除、微功耗、容量大、體積小等優(yōu)點，在移動存儲器中得到了廣泛的應用。每個手機都強調不同于其他模型的功能，這就使得特定的內存成為必需。多功能高端手機的日益普及，需要更大容量和更多類型的高速內存子系統(tǒng)的支持。集成靜態(tài)隨機存取存儲器和閃存MCP，是適應高端手機內存、低功耗、高容量密度應用要求而開發(fā)的，F(xiàn)lash這一塊也實現(xiàn)各種創(chuàng)新。在國際市場上，手機內存MCP的出貨量翻了一番以上，廠商利潤幾乎是三倍，一些大型供應商在無線存儲市場出貨量為90%。

2 MCP芯片封裝

在電子科學與技術專業(yè)的領域中，特別是今年，MCP是經常提到的，不斷豐富著它的概念，MCP的概念是：MCP在一個封裝好的外殼內部，不同尺寸以及大小的不同種類的芯片以垂直的形式堆疊，，是一種混合技術，屬于一級單封，使用這種方法可以節(jié)省空間。MCP所使用到的芯片相對簡單，不需要經過嚴格的氣密性和沖擊實驗要求。當要使用高密度封裝在有限的PCB面積內的時候，會直接選用MCP，通過最近幾年的技術飛躍，其密度有了質的飛躍。現(xiàn)在，一個MCP里面一般會有3～9層存儲器，是通過垂直方式堆疊的。一塊MCP元件里面包含用于手機存儲器的與非NOR或非NAND結構的閃存以及其他結構的SRAM芯片層，如果MCP的空間比效率不夠高，那么想讓手機實現(xiàn)人們所想要的多種多樣的功能是一件非常困難的事情。在不斷使新的封裝能夠成功地應用于實際生產中。芯片堆疊封裝在一起，可以實現(xiàn)高性能的密度，更好的整合，更低的功耗，更大的靈活性，更低的成本，手機內存芯片封裝生產，在數碼相機、PDA和筆記本電腦產品的一些工業(yè)發(fā)展中的應用。

3 關鍵技術

加速發(fā)展半導體圓片的后段制程技術，在單一封裝中對某一些芯片集成，其在結構上分為金字塔式和懸梁式堆疊兩種，其中前者是從下面到上面的芯片尺寸會越來越小，但是后者卻不同，它的芯片規(guī)格是一致的。MCP可以給客戶更多的個性化的、獨特的應用解決方案，具有比單芯片封裝效率更高，其重要性日益增加，其關鍵技術包括如何確保產品的合格率，減薄芯片的厚度等等。

3.1確好芯片KGD

KGD芯片在確認合格前，需要經過一系列的測試和驗證。這種好芯片的篩選選擇趨于多樣化?；贙GD 來執(zhí)行MCP的業(yè)務模式，以確保在每個芯片經過MCP整合之后，它的質量和可靠性非常高，為了降低成本，開發(fā)出各種測試方法。例如，整個晶片接觸系統(tǒng)激光修復技術等等，對試驗標準的MCP的進行詳細分析，預定的質量，節(jié)省測試時間或沒有老化測試，以避免內置芯片的缺陷導致的潛在風險損失，所要求的可靠性水平的準確定義是評估KGD的前提。

3.2圓片背面減薄技術

內置的疊層芯片在MCP里面的數量迅速增加，可以達到8個，比如在1mm封裝高度下放置了5個，在1.4mm封裝高度下放置了9個。到2006時，這個數字高達11。每個MCP器件內置芯片數，所要進行封裝的高度也隨之增加，為了有效避免這個問題，在MCP的開發(fā)過程中，必須在電路層后端的圓片在制作完之后一定要做薄一點，然后切成單芯片，MCP。做薄的方法主要有超精密磨削、化學機械拋光、電化學刻蝕、濕法腐蝕，干腐蝕、大氣等離子體拋光技術，提高加工效率，減少表面和亞表面損傷，，減少或避免翹曲，機械加工一般在150μm，或者100150 μm的等離子體刻蝕方法。在高1.4mm，5 ～ 6疊層芯片MCP一般需要減薄到85μm左右，如果是9片疊片，要到70μm，小于50減薄技術一直在研究和開發(fā)。今后，背面的減薄趨于20～30m的極限厚度，越薄，彈性越大，外力引起的應力越小。

3.3再分布隱埋層技術

埋層RDL可以重新做任何合理的能夠讓芯片鍵合位置正確的分布，這種技術包括單層鋁、銅的單層或多層金屬涂層和多多層薄膜RDL，其中多層薄膜RDL允許四層設計和重新分布。在使用RDL技術之后，芯片的中心焊點可以分配到外圍或者任何一個位置。通過這種改變，設計者可以更靈活地考慮芯片位置，例如可以垂直排列、堆疊、交錯和堆疊的芯片。

3.4隔片技術

制造商所追求的最終MCP是在既定的安裝高度和內置芯片數量的前提下任意組裝的芯片。為了達到這一目的，采用了超薄柔性墊片。在9個堆疊的MCP中，3個是隔膜，另外6層是功能層。目前，MCP可以實現(xiàn)基帶處理芯片和FLASH存儲器、SRAM堆棧，開發(fā)嵌入式金屬絲工藝在樹脂層中，代替了間隔，減少了近一半的距離，建立了如何解決大規(guī)模邏輯芯片和其他內存芯片MCP問題。

3.5低弧度引線鍵合endprint

當芯片厚度小于100 μm時，要求引線鍵合弧度高也必須小于100，當25μm的前提下，金合金電弧高度為125μm。采取反向引線鍵合工藝進行優(yōu)化，可以達到75。同時，反向引線鍵合技術為了保證不同鍵合層的間隙，需要增加了彎曲這一過程。

3.6鍵合引線無搖動技術

當引線密度增大，長度增大，形狀變得復雜時，引線會增加短路的可能性。采用低粘度模塑料，降低模塑料的傳遞速度，有助于減少引線的擺動，防止引線短路。

4 應用

六西格瑪品質論壇小型MCP的增長需求來自于一些大批量應用消費類產品，如移動電話、掌上電腦和上網記事本、MP3播放機以及其它手持裝置，這些產品不僅對價位很敏感，而且要求有較短的產品和改進周期，而這兩個要求系統(tǒng)級芯片ASIC技術和嵌入式存儲器技術制造工藝卻又無法滿足。低成本多芯片封裝可作為這些市場所追求的“快速廉價”解決方案，許多來自半導體供應商和OEM的應用都要求將一個快閃存儲器和一個邏輯電路，如微處理器、DSP或ASIC結合在一起。這些非常簡單的MCP設計裝配和測試成品率都大于98%，避免了“原本好裸片后來又不好”（KGD）之類的問題。今后還將把裸片以倒裝芯片形式與硅基底相連，或者與一個重新布線的載體裸片相連用于疊層元件封裝中，這種布線技術能在制成的半導體晶圓裸片上提供高密度多層再布線和感應極小的功率分配。最后，在多芯片封裝中將多個倒裝芯片貼到硅基底上，這個基底就可以作為封裝件，再用大的回流焊球或柱將基底貼到線路板上。

5結束語

隨著4G網絡時代的成熟，5G網絡已經被提出，在這個前提下，芯片的發(fā)展得到最大限度的驅動，并且加劇了催生了對MCP技術及產品的發(fā)展。目前在單一的結構封裝內，將多重芯片進行植入的產品逐漸增多。隨著人們對電子設備功能需求的加強，MCP將會逐漸完善，品種系列更豐富，作用也更重要。但是，正如前文所述，MCP的封裝技術是十分復雜，其中在封裝過程中會產生的一些各式各樣的失效現(xiàn)象。那么在今后的研究中，對MCP進行失效分析技術則是通過利用各種方法對失效產品進行分析，找到失效機理，同時能夠提供解決方案。

參考文獻

[1]龍樂.多芯片封裝技術及其應用[J]. 電子與封裝，2006，（01）：12-15

[2]李宗濤. 集成式LED多芯片封裝的設計與制造[D].華南理工大學，2013.

[3]李勇. 失效分析技術于多芯片封裝中的應用[D].復旦大學，2009endprint