多物理場(chǎng)耦合研究電感線圈電鍍銅

蘇世棟，冀林仙

?

多物理場(chǎng)耦合研究電感線圈電鍍銅

蘇世棟，冀林仙

（運(yùn)城學(xué)院 物理與電子工程系，山西 運(yùn)城 044000）

采用多物理場(chǎng)耦合方法構(gòu)建了電感線圈電鍍銅模型，通過(guò)有限元分析獲得了電感線圈電鍍銅過(guò)程中銅離子濃度分布、線圈表面電流密度與鍍層分布狀況，探討了象形陽(yáng)極與陰陽(yáng)極距離對(duì)鍍層厚度分布的影響。數(shù)值模擬結(jié)果表明，采用象形陽(yáng)極與絕緣擋板有助于提高線圈表面鍍層的均勻性。當(dāng)陰陽(yáng)極距離較小時(shí)，采用象形陽(yáng)極電鍍銅，鍍層極差降低為0.21 μm，COV減小為0.5%。隨著陰陽(yáng)極距離的增加，鍍層極差增大到9.5%，需要增加絕緣擋板來(lái)提高鍍層均勻性。此時(shí)，鍍層極差為0.14 μm，標(biāo)準(zhǔn)偏差COV值為0.4%。

印制電路；電感線圈；電鍍銅；多物理場(chǎng)耦合；象形陽(yáng)極；有限元分析

信息、通訊、消費(fèi)性電子產(chǎn)品制造業(yè)的快速發(fā)展，使電子產(chǎn)品日新月異，并朝著體積小、質(zhì)量小、多功能的方向不斷發(fā)展[1-2]。電鍍作為印制電路板（PCB）與電子元件表面重要的表面處理技術(shù)，在材料防護(hù)、精飾和獲得功能性鍍層等方面都具有舉足輕重的地位，其制造品質(zhì)直接影響電子終端產(chǎn)品的質(zhì)量與可靠性。印制電路板精細(xì)導(dǎo)線化和微小孔徑化的要求，給PCB圖形設(shè)計(jì)與圖形電鍍均勻性提出了新的挑戰(zhàn)。

圖形電鍍是指在PCB制作過(guò)程中，將合格的、已完成圖形轉(zhuǎn)移工序的電路板，用電鍍方法將線路銅和孔壁銅加厚，并以鍍錫層作為下一個(gè)工序蝕刻的保護(hù)層。電鍍銅是圖形電鍍流程中最為關(guān)鍵的一步，鍍液的穩(wěn)定性與鍍層均勻性一直是電鍍銅互連研究的熱點(diǎn)，其鍍層性能直接影響產(chǎn)品的可靠性。電感線圈作為電子線路不可或缺的重要部件，采用光刻技術(shù)與電鍍銅工藝相結(jié)合制造的埋嵌電感線圈電路板，有效提高了印制電路板的封裝面積，減小板面焊接點(diǎn)，并提高封裝的可靠性，從而引起了國(guó)內(nèi)外學(xué)者極大的興趣。電鍍銅工藝作為電路板制造的關(guān)鍵技術(shù)，其過(guò)程作用機(jī)理復(fù)雜，鍍槽形狀、鍍液傳質(zhì)方式、添加劑組分性質(zhì)、電場(chǎng)線分布、溫度場(chǎng)、應(yīng)力場(chǎng)、基板材質(zhì)與工藝流程等都會(huì)影響鍍層性能[3-5]。圖形電鍍銅時(shí)，主要通過(guò)兩種方法提高鍍層均勻性：一是升級(jí)電鍍槽構(gòu)型；二是開發(fā)高效的電鍍添加劑。目前，一些措施已經(jīng)被采取以提高銅沉積的均勻性，如使用噴流作為鍍液交換方式，增加輔助陽(yáng)極和象形陽(yáng)極，采用脈沖電鍍方式電鍍銅等[6-8]。然而，電鍍銅過(guò)程受諸多因素影響，采用實(shí)驗(yàn)方法研究這諸多因素對(duì)電鍍銅過(guò)程的影響需要設(shè)計(jì)實(shí)驗(yàn)。雖然正交實(shí)驗(yàn)方法提供了方便簡(jiǎn)潔的實(shí)驗(yàn)設(shè)計(jì)方案，但進(jìn)行哈林槽實(shí)驗(yàn)仍然是費(fèi)時(shí)費(fèi)力的，且周期長(zhǎng)、成本高。因此，對(duì)于實(shí)驗(yàn)過(guò)程復(fù)雜、成本高的電化學(xué)體系，可以采用數(shù)值模擬軟件完成不同鍍槽銅沉積過(guò)程的仿真，理解電鍍過(guò)程的真實(shí)機(jī)制。目前，一些電化學(xué)軟件，如Elsyca Plating Manager software, Ansys and Comsol Multiphysics被開發(fā)用于研究電鍍行為，模擬電鍍實(shí)驗(yàn)環(huán)境，引導(dǎo)電鍍銅設(shè)備的升級(jí)與工藝參數(shù)的優(yōu)化，這已經(jīng)引起了工業(yè)界和學(xué)術(shù)界極大的關(guān)注[9-10]。

PCB圖形電鍍的主要目標(biāo)是獲得均勻的電鍍銅層。為此，一些數(shù)值算法如有限元法（FEM）、邊界元法（BEM）、有限差分法（FDM）、水平集法（LSM）被用于研究電鍍銅過(guò)程，尤其是PCB盲孔填銅與通孔電鍍銅，分析鍍槽內(nèi)流場(chǎng)與物質(zhì)濃度分布、沉積層厚度分布等。而采用數(shù)值方法分析圖形電鍍過(guò)程機(jī)制的研究較少，且局限于一次電流條件下電鍍銅的研究。而電感線圈電鍍銅時(shí)，線圈的形狀、鍍液對(duì)流、電鍍工藝參數(shù)等共同決定槽內(nèi)空間電場(chǎng)分布與銅離子濃度分布，鍍槽內(nèi)電場(chǎng)與物質(zhì)濃度場(chǎng)分布的不均勻（電流叢聚效應(yīng)）引起線圈各處銅沉積速率不同而形成不均勻的鍍層，進(jìn)一步引起銅線間電阻的差異，引發(fā)電感線圈使用故障[3]。因此，鍍層均勻性對(duì)PCB產(chǎn)品性能有極大的影響，非常有必要采用多物理場(chǎng)耦合方法進(jìn)行電感線圈電鍍銅過(guò)程的仿真，理解電鍍銅過(guò)程作用機(jī)制。

為了提高PCB電感線圈電鍍銅鍍層均勻性，真實(shí)反映電鍍槽的電鍍效果，本文采用多物理場(chǎng)耦合的有限元方法，借助高性能計(jì)算機(jī)探討鍍件表面電流密度分布與電鍍銅層的均勻性，力求反映真實(shí)電鍍槽的電鍍情形，提供線圈電鍍銅過(guò)程清晰的圖形化結(jié)果，反映電鍍銅過(guò)程的真實(shí)機(jī)制，為PCB圖形電鍍銅工藝的優(yōu)化提供理論指導(dǎo)。

1 電鍍銅的多場(chǎng)耦合方法

PCB圖形電鍍工藝流程如圖1。

圖1 PCB圖形電鍍工藝流程

電鍍銅是以硫酸銅、硫酸和氯離子作為溶液電解質(zhì)，PCB作為陰極，與電源負(fù)極相連，陽(yáng)極磷銅板連接電源正極，構(gòu)成回路。在直流電作用下，陽(yáng)極金屬銅失去電子，被氧化成銅離子并溶于電鍍液。在電場(chǎng)作用下，溶液中的銅離子不斷向陰極遷移，并得到電子而還原為金屬銅，形成不斷變化的銅鍍層，作用機(jī)理如圖2。電鍍銅是一個(gè)復(fù)雜的電化學(xué)過(guò)程，涉及電場(chǎng)、流體力學(xué)、化學(xué)反應(yīng)、物質(zhì)傳遞等多個(gè)物理場(chǎng)，這些物理場(chǎng)通過(guò)交互作用而相互影響，制約銅鍍層的沉積[12]。數(shù)學(xué)上，這些物理場(chǎng)都可以用微分方程或偏微分方程來(lái)描述，因此，電鍍銅層厚度可以借助計(jì)算機(jī)軟件進(jìn)行數(shù)值模擬。多物理場(chǎng)耦合以有限元法為基礎(chǔ)，通過(guò)求解偏微分方程組來(lái)實(shí)現(xiàn)電鍍銅過(guò)程的仿真，用數(shù)學(xué)方法求解電鍍銅過(guò)程。

圖2 電鍍銅原理圖

電感線圈電鍍銅數(shù)值模擬模型如圖3。圖形電鍍電鍍銅鍍液體系由200 g/L CuSO4·5H2O、50 g/L H2SO4、60 mg/L Cl?、1 mg/L SPS、200 mg/L EO/PO與6 mg/L PEOPI組成。數(shù)值模擬假設(shè)：電鍍液傳輸特性（如離子擴(kuò)散系數(shù)、密度、黏度）在電鍍體系中穩(wěn)定；鍍液溫度穩(wěn)定在25℃，不考慮傳熱。

圖3 電感線圈電鍍銅幾何模型

電鍍銅鍍層厚度的變化基于電化學(xué)中很重要的法拉第定律來(lái)描述，陰極沉積銅的物質(zhì)的量與電流密度成正比，鍍層厚度可表示為：

式中：為鍍銅層厚度；為電鍍時(shí)間；為電流密度；Cu為銅的摩爾質(zhì)量；Cu為銅密度；為法拉第常數(shù)。

法拉第定律表明，金屬銅在PCB表面各個(gè)部位的沉積量取決于電流在PCB表面上的分布狀況。因此，一切能影響電流在陰極表面分布的因素，都能影響銅層在PCB表面的分布。

電鍍液中各種離子的流量滿足Nernst-Planck方程：

因此，陰極電流密度可表示為：

(3)

式中：c為離子的濃度；D為離子的擴(kuò)散系數(shù)；z為離子電荷數(shù)；m, i為離子的遷移率；l為電勢(shì)；為遷移率均值。

電極反應(yīng)動(dòng)力學(xué)用濃度依賴動(dòng)力學(xué)Butler-Volmer（BV）方程來(lái)描述。當(dāng)過(guò)電勢(shì)s≤25 mV時(shí)采用線性近似簡(jiǎn)化方程；當(dāng)s≥120 mV時(shí)采用Tafel近似描述BV方程，見式（4）。

式中：c、與0分別為陰極轉(zhuǎn)移系數(shù)、轉(zhuǎn)移電子數(shù)與交換電流密度。

濃度過(guò)電位由銅離子的表面濃度與體濃度決定，表示為式（5）。

式中：b與s分別是銅離子的體濃度與表面濃度。

電極表面銅離子的消耗與極限電流密度L有關(guān)，見式（6）。

極限電流與擴(kuò)散層厚度有關(guān)，表示為：

(7)

式中：為銅離子擴(kuò)散系數(shù)；為擴(kuò)散層厚度。

電鍍銅數(shù)值模擬為了提高解的收斂性，設(shè)置陽(yáng)極電勢(shì)為0，并采用移動(dòng)網(wǎng)格追蹤銅沉積邊界。邊界條件為式（8）~（10）。

(陰極邊界) (9)

(陽(yáng)極邊界) (10)

PCB電感線圈電鍍銅用（error，誤差）與COV（Coefficient of variance，標(biāo)準(zhǔn)偏差）評(píng)價(jià)鍍件表面電流密度與鍍層分布均勻性，定義為式（11）與（12）。與COV值越小表明鍍層越均勻。

(12)

(13)

式中：max與min分別為最大電流密度與最小電流密度；為平均電流密度。

數(shù)值模擬參數(shù)列舉于表1。為了準(zhǔn)確計(jì)算電流密度與鍍層厚度分布，在陰極附近構(gòu)建邊界層網(wǎng)格，第一層網(wǎng)格的尺寸設(shè)定為0.5 μm，以評(píng)價(jià)從幾個(gè)到幾十個(gè)微米的擴(kuò)散層，邊界層外部構(gòu)建自由四面體網(wǎng)格，圖形電鍍模型劃分的網(wǎng)格結(jié)構(gòu)如圖4所示。為了提高數(shù)值收斂性，采用迭代求解并設(shè)置幾何自適應(yīng)條件，以調(diào)整銅沉積過(guò)程中計(jì)算域的網(wǎng)格尺寸。

表1 電感線圈電鍍銅數(shù)值模擬參數(shù)

Tab.1 Parameters of numerical simulation of inductor coil electroplating copper

圖4 電感線圈電鍍銅數(shù)值模擬有限元網(wǎng)格

2 結(jié)果與討論

2.1 鍍槽內(nèi)銅離子濃度分布

電鍍銅時(shí)體系需要提供電能，使陽(yáng)極能解離出銅離子，同時(shí)鍍液中的銅離子還原在陰極，電鍍銅層受電鍍槽幾何因素與電化學(xué)因素的影響[13]。電極表面附近的液層主要靠擴(kuò)散作用來(lái)實(shí)現(xiàn)傳質(zhì)過(guò)程，形成穩(wěn)定的銅離子濃度分布來(lái)決定銅的沉積速率，影響鍍層厚度分布。電鍍600 s槽內(nèi)線圈表面與中部截面擴(kuò)散層內(nèi)銅離子濃度分布如圖5所示。從圖中可以看出，電感線圈表面擴(kuò)散層內(nèi)產(chǎn)生了銅離子濃度梯度，越靠近電極表面，銅離子在電極表面沉積使?jié)舛葴p小。電感線圈從內(nèi)到外，電場(chǎng)線分布的不均勻影響銅離子在鍍液中的遷移，形成了中間擴(kuò)散層厚度大，邊緣擴(kuò)散層厚度較小的現(xiàn)狀，引起電極表面銅離子不同的擴(kuò)散濃度，越靠近線圈中部，擴(kuò)散層厚度越大，電極表面銅離子濃度越小，形成不同厚度的鍍層。

圖5 600 s鍍槽內(nèi)銅離子濃度分布

2.2 線圈表面電流密度分布

影響電流在陰極表面分布的因素很多，可以歸納為兩個(gè)方面：一是幾何因素；二是電化學(xué)因素、離子的擴(kuò)散速度等因素[14]。電感線圈電鍍銅時(shí)，電極附近發(fā)生電化學(xué)反應(yīng)，增加了電鍍液的電阻，即引起極化，形成電極表面二次電流分布。電感線圈在電鍍600 s和1200 s電極表面電流密度分布如圖6所示。鍍槽內(nèi)電場(chǎng)線分布的不均勻形成了線圈表面不均勻的電流密度分布。越靠近線圈外層邊緣，電流密度越大，源于更為集中的電場(chǎng)線。線圈邊緣上的離子流來(lái)自于邊線方向和線圈的垂直方向，形成更為密集的電場(chǎng)線分布，邊緣處電流密度值大于線圈中心處電流密度[15]。隨著電鍍的進(jìn)行，陰極表面鍍層的不均勻分布使電鍍槽內(nèi)形成了更為不均勻的電場(chǎng)，電極表面電流密度分布不均勻程度變得明顯，線圈外層邊緣處電流密度大于中心處電流密度。1200 s線圈表面鍍層厚度分布如圖7所示。

電鍍時(shí)間(a)為600 s；(b)為1200 s

2.3 線圈表面鍍層厚度分布

圖7中可以看出，電鍍進(jìn)行到1200 s，線圈表面由于不均勻的電流密度分布而形成從內(nèi)到外不均勻的鍍層，外端子鍍層最厚，達(dá)到9.21 μm。造成鍍層厚度不均勻的主要原因是陰極表面圖形分布狀況及其工件在電鍍槽中狀況引起的電流分布不均勻。電鍍銅時(shí)，需要提供電能，使得鍍液中的銅離子(Cu2+)能還原在陰極，陽(yáng)極能解離出銅離子，電鍍能量高的地方具有較高的電鍍速率，即形成高電流密度區(qū)；電鍍能量低的區(qū)域其電鍍速率較低，形成低電流密度區(qū)，線圈表面電流密度分布的不均勻形成了表面從內(nèi)到外不均勻的鍍層。若要改變鍍層分布不均勻狀況，可以改變電鍍?cè)O(shè)備和設(shè)計(jì)理念，如增加陰陽(yáng)極距離、使用絕緣屏蔽物改變等電位平面、使用象形陽(yáng)極、輔助陽(yáng)極等措施改變低電流密度區(qū)域的電流分布狀況[16-18]。當(dāng)使用象形陽(yáng)極時(shí)，電鍍1200 s線圈表面鍍層分布如圖8所示。

圖7 電感線圈1200 s鍍層厚度分布

2.4 圖形電鍍鍍層均勻性的改善

線圈在電鍍銅過(guò)程中，由于線圈上下的鍍液空間存在電力線的傳導(dǎo)而產(chǎn)生了邊緣效應(yīng)，形成了線圈邊緣電流密度高于中部區(qū)域，使得鍍層不均勻分布。因此，電鍍銅過(guò)程需要采取一些措施控制自由空間的電場(chǎng)線分布，如調(diào)整陰陽(yáng)極距離、隔離自由空間、增加輔助擋板、象形陰極等。圖8模擬結(jié)果表明，陽(yáng)極采用象形陽(yáng)極后，鍍層均勻性有明顯的提高，外層線圈與內(nèi)層線圈鍍層分布更加均勻。對(duì)鍍件表面銅層厚度進(jìn)行分析，陽(yáng)極為銅板時(shí)，銅層厚度最大值為9.18 μm，最小值8.65 μm，極差為0.53 μm。陽(yáng)極為象形陽(yáng)極時(shí)，銅層厚度最大值為8.93 μm，最小值8.72 μm，極差為0.21 μm。鍍層厚度結(jié)果顯示，象形陽(yáng)極進(jìn)行線圈電鍍銅，銅層極差降低，采用象形陽(yáng)極進(jìn)行電鍍銅能提高鍍層均勻性。為了分析鍍槽幾何因素對(duì)銅層的影響，線圈鍍層厚度統(tǒng)計(jì)、鍍層均勻性與COV隨陰陽(yáng)極距離分布如圖9和圖10所示。

(a) 陽(yáng)極為銅板；(b) 陽(yáng)極為象形銅環(huán)

鍍層厚度統(tǒng)計(jì)分布為圖9，圖10為與COV隨陽(yáng)極條件的變化，圖9表明，線圈表面鍍層厚度隨陽(yáng)極形狀與陰陽(yáng)極相對(duì)位置的變化而有所改變。當(dāng)陰陽(yáng)極距離較小時(shí)，即20~30 cm，線圈表面鍍層厚度分布均勻，極值較小，約為0.21 μm。采用象形陽(yáng)極有助于提高線圈表面鍍層的均勻分布，表現(xiàn)為圖10中與COV值減小，COV值為0.5%。然而采用象形陽(yáng)極電鍍銅時(shí)，隨著陰陽(yáng)極距離的增加，線圈表面鍍層最大值增加，最小值更小。這源于鍍液中自由空間的增加，加大了空間電場(chǎng)線的自由導(dǎo)電空間，形成了空間更復(fù)雜的電場(chǎng)分布，引起外層更大的電流密度形成較厚的鍍層[8]。陰陽(yáng)極距離越大，鍍層極值越大，與COV值增大，鍍層分布不均勻。當(dāng)陰陽(yáng)極距離為60 cm時(shí)，鍍層最大值為9.25 μm，最小值為8.4 μm，極值為0.85 μm，COV達(dá)到9.5%。COV雖然滿足PCB行業(yè)＜10%的要求，但鍍層不均勻性引起產(chǎn)品可靠性問(wèn)題。生產(chǎn)線電鍍銅時(shí)，鍍槽中陰陽(yáng)極距離是確定的，此時(shí)采用圖形電鍍時(shí)銅層均勻性尚需要采取其他措施，如增加絕緣擋板。絕緣擋板可以調(diào)整電鍍槽中電場(chǎng)線的分布狀況。當(dāng)鍍槽中陰陽(yáng)極尺寸較小時(shí)，可以通過(guò)增加絕緣擋板將導(dǎo)電自由空間隔開，約束邊緣電場(chǎng)線來(lái)調(diào)整電場(chǎng)線的空間分布，提高電場(chǎng)線分布的均勻性，從而提高鍍層的均勻性。

1：陽(yáng)極為平板；2~6陽(yáng)極為象形陽(yáng)極；陰陽(yáng)極距離：1和2為20 cm；3為30 cm；4為50 cm；6為60 cm

圖10 ε與COV隨陽(yáng)極條件的變化

電感線圈電鍍銅鍍槽中陰陽(yáng)極距離為50 cm，將帶圓孔的絕緣擋板放置于陰陽(yáng)極之間，1200 s線圈表面鍍層厚度統(tǒng)計(jì)分布如圖11所示。鍍層分布表明，線圈表面鍍層均勻分布，最外層鍍層較厚，大約為8.89 μm，線圈最內(nèi)層鍍層厚度為8.75 μm，極差為0.14 μm。鍍層分布為1.6%，COV值為0.4%。與無(wú)絕緣擋板時(shí)的鍍層分布相比，電沉積銅層的均勻性有很大提高。絕緣擋板分開了導(dǎo)電自由空間并改變了槽內(nèi)空間電場(chǎng)分布，通過(guò)限制邊緣處的電場(chǎng)調(diào)整鍍槽空間電場(chǎng)使電極表面電流與鍍層分布均勻，達(dá)到電鍍銅均勻電鍍層之目標(biāo)。

圖11 加入絕緣擋板后，1200 s線圈表面鍍層厚度統(tǒng)計(jì)分布

電鍍銅是一個(gè)復(fù)雜的電化學(xué)體系，實(shí)際電鍍生產(chǎn)過(guò)程中，幾何因素和電化學(xué)因素應(yīng)看作一個(gè)不可分割的統(tǒng)一整體來(lái)考慮和研究。首先要設(shè)計(jì)合適的電鍍槽，通過(guò)調(diào)整陰陽(yáng)極位置，設(shè)計(jì)象形陽(yáng)極，增加絕緣屏蔽物，增加輔助陽(yáng)極或輔助陰極等，使一次電流分布盡量均勻；第二，提高電鍍液的分散能力，如使用脈沖電鍍、通過(guò)攪拌加快鍍液交換等，改善二次電流分布的均勻性[19]。攪拌會(huì)加速電鍍液的對(duì)流，使陰極附近消耗了的銅離子得到及時(shí)補(bǔ)充，并降低陰極的濃差極化，提高允許的陰極電流密度上限值，使在較高的電流密度和較高的電流效率下得到細(xì)致緊密的鍍層，進(jìn)一步提高鍍層均勻性。

3 結(jié)論

線圈圖形電鍍銅作為印制電路板生產(chǎn)中一道重要的工序，電鍍質(zhì)量的好壞直接影響著印制電路板的外觀與性能。本文采用多物理場(chǎng)耦合方法討論了PCB線圈電鍍銅過(guò)程，分析了不同陽(yáng)極條件下線圈表面的電流密度與鍍層分布狀況。結(jié)果表明，陽(yáng)極形狀、陰陽(yáng)極之間的距離會(huì)影響電流密度與鍍層厚度分布。象形陽(yáng)極的使用有利于提高鍍層均勻性，隨著陰陽(yáng)極距離的增加，鍍液中更大的自由導(dǎo)電空間引起電流密度與鍍層的不均勻，需要采用絕緣擋板改善電場(chǎng)線分布狀況來(lái)提高鍍層均勻性，COV減小為0.4%。這一結(jié)論和實(shí)際電鍍是一致的。PCB線圈電鍍銅數(shù)值模擬結(jié)果表明，多物理場(chǎng)耦合方法能夠較準(zhǔn)確地對(duì)電鍍體系進(jìn)行預(yù)測(cè)和推理。此方法用于分析龍門電鍍線、水平電鍍線與垂直連續(xù)電鍍線的電鍍銅過(guò)程，有助于優(yōu)化電鍍銅工藝，幫助PCB生產(chǎn)商提高生產(chǎn)效率，減少不良率。多物理場(chǎng)耦合方法對(duì)于指導(dǎo)電鍍銅工藝與鍍件鍍層分布的均勻性具有一定的借鑒意義。

[1] CHEN Y, HE W, CHEN X, et al. Plating uniformity of bottom-up copper pillars and patterns for IC substrates with additive-assisted electrodeposition [J]. Electrochim Acta, 2014, 120: 293-301.

[2] GAMBINO J P, ADDERLY S A, KNICKERBOCKER J U. An overview of through-silicon-via technology and manufacturing challenges [J]. Microelectron Eng, 2015, 135: 73-106.

[3] TAO Z, HE W, WANG S, et al. Synergistic effect of different additives on microvia filling in an acidic copper plating solution [J]. J Electrochem Soc, 2016, 163(8): D379-D384.

[4] KONDO K, KOUTA H, YOKOI M, et al. Behavior of cuprous intermediate in copper damascene electrodeposition [J]. ECS Electrochem Lett, 2014, 3(4): D3-D5.

[5] KIM H C, CHOE S, CHO J Y, et al. Bottom-up filling of through silicon vias using galvanostatic Cu electrodeposition with the modified organic additives [J]. J Electrochem Soc, 2015, 162(3): D109-D114.

[6] PARK C W, PARK K Y. An effect of dummy cathode on thickness uniformity in electroforming process [J]. Res Phys, 2014, 4: 107-112.

[7] HUANG D, SHEN L, CHEN J, et al. The influence of cathode surface velocity on friction aided jet electrodeposition [J]. Trans Indian Inst Met, 2014, 3(67): 351-357.

[8] RAFFELSTETTER P, MOLLAY B, VAN DEN B B, et al. Modeling strategy for predicting current density distributions on PCBs and other complex patterned substrates [J]. J Electrochem Soc, 2009, 156(2): D51-D57.

[9] COLLI A N, BISANG J M. Validation of theory with experiments for local mass transfer at parallel plate electrodes under laminar flow conditions [J]. J Electrochem Soc, 2013, 160(1): E5-E11.

[10] POHIORATA A, TENNO R. Implementing surfactant mass balance in 2D FEM-ALE models [J]. Eng Comput, 2011, 27(2): 165-175.

[11] JIA Z, ZHANG S T, LIU D, et al. The improvement of PCB’s electroplating uniformity [J]. Appl Mech Mater, 2012, 236: 158-162.

[12] JI L, WANG S X, WANG C, et al. Improved uniformity of conformal through-hole copper electrodeposition by revision of plating cell configuration [J]. J Electrochem Soc, 2015, 162(12): D575-D583.

[13] ZHANG Y, DING G, CHENG P, et al. Numerical simulation and experimental verification of additive distribution in through-silicon via during copper filling process [J]. J Electrochem Soc, 2015, 162(1): D62-D67.

[14] ZHU Y, MA S, SUN X, et al. Numerical modeling and experimental verification of through silicon via (TSV) filling in presence of additives [J]. Microelectron Eng, 2014, 117: 8-12.

[15] JI L, WANG C. Multi-physics coupling aid uniformity improvement in pattern plating [J]. Circuit World, 2016, 42(2): 69-76.

[16] PARK C W, PARK K Y. An effect of dummy cathode on thickness uniformity in electroforming process [J]. Res Phys, 2014, 4: 107-112.

[17] HERNANDEZ P, SOCAS A, BENITEZ A, et al. Computer aided electroforming. Elecform 3D? [J]. Proc Eng, 2013, 63: 532-539.

[18] WU Q B, GREEN T A, ROY S. Electrodeposition of microstructures using a patterned anode [J]. Electrochem Commun, 2011, 13(11): 1229-1232.

[19] ZHU Q S, TODA A, ZHANG Y, et al. Void-free copper filling of through silicon via by periodic pulse reverse electrodeposition [J]. J Electrochem Soc, 2014, 161(5): D263-D268.

（編輯：陳渝生）

Copper electroplating for inductance coil with multi-physics coupling

SU Shidong, JI Linxian

(Department of Physics and Electronic Engineering, Yuncheng University, Yuncheng 044000, Shanxi Province, China)

A model for copper electroplating on inductance coil was established based on multi-physics coupling technology. The characteristics of Cu2+concentration distribution, current density of coil surface and thickness of copper electrodeposition were obtained by finite element analysis. The effects of pictographic anode and distance between anode and cathode on coating thickness distribution were discussed. The numerical simulation results show that it is helpful to improve the uniformity of copper electrodeposition on coil surface by adding pictographic anode and insulating baffle. When the distance between cathode and anode is small, the range of plating thickness is 0.21 μm, the value of COV (Coefficient of Variance) is 0.5% under the condition of electroplating copper with pictographic anode. With the increase of the distance between the anode and cathode, coating thickness increased to 9.5%, and an insulating baffle was needed to improve the uniformity of coating. Then, the range of plating thickness is 0.14 μm, the value of COV is 0.4%.

printed circuit; inductance coil; copper electroplating; multi-physics coupling; pictographic anode; FEM

10.14106/j.cnki.1001-2028.2017.10.008

O441.4

A

1001-2028（2017）10-0046-07

2017-06-30

蘇世棟

運(yùn)城學(xué)院院級(jí)項(xiàng)目資助(No. CY-2016005)

蘇世棟（1962－），男，山西運(yùn)城人，副教授，從事電子元器件制作等研究，E-mail: shidongsu123@126.com 。

2017-09-27 10:57

網(wǎng)絡(luò)出版地址：http://kns.cnki.net/kcms/detail/51.1241.TN.20170927.1057.008.html