輸出電容對(duì)LDO穩(wěn)定性影響分析

何光旭，馬文超，王彬

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫214072）

輸出電容對(duì)LDO穩(wěn)定性影響分析

何光旭，馬文超，王彬

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫214072）

由于線性調(diào)節(jié)器內(nèi)部沒(méi)有開關(guān)管產(chǎn)生的交流開關(guān)損耗，同時(shí)比開關(guān)電源具有較低的RFI干擾，因此在現(xiàn)代電源系統(tǒng)中，仍然有它的一席之地。低壓降集成線性穩(wěn)壓器即LDO是線性調(diào)節(jié)器的一種，一般采用P-FET或者PNP作為調(diào)整管，導(dǎo)通壓降可以小于100 mV，效率得到大大提升，在射頻、無(wú)線、電池供電等領(lǐng)域得到廣泛應(yīng)用，但必須對(duì)其做環(huán)路補(bǔ)償，才能穩(wěn)定工作。首先討論了內(nèi)部補(bǔ)償、前饋電容補(bǔ)償和輸出電容補(bǔ)償之間的關(guān)系，然后給出如何選擇輸出電容，最后以某輸出可調(diào)LDO為例做仿真，說(shuō)明輸出電容對(duì)LDO穩(wěn)定性的影響。

LDO；前饋補(bǔ)償；輸出電容補(bǔ)償

1 引言

低壓降集成線性穩(wěn)壓器相對(duì)于常規(guī)線性穩(wěn)壓器來(lái)說(shuō)，由于壓降小、效率高等特點(diǎn)，在電子設(shè)備中得到廣泛使用。調(diào)整管采用PMOSFET或者PNP晶體管，導(dǎo)通壓降甚至可以做到小于100 mV，功耗大大降低，效率得到明顯提升，在低電壓大電流的場(chǎng)合更為明顯。但LDO組成的電源環(huán)路中，由LDO內(nèi)部誤差放大器形成的低頻主極點(diǎn)Pdom、輸出端旁路電容Cout和負(fù)載RL構(gòu)成負(fù)載極點(diǎn)Pload以及由PFET或者PNP晶體管的輸入電容和驅(qū)動(dòng)門級(jí)或基級(jí)的輸出阻抗形成電源極點(diǎn)Ppwr。因此，需要對(duì)LDO環(huán)路進(jìn)行補(bǔ)償，才能穩(wěn)定工作。目前常用的補(bǔ)償方法有內(nèi)部密勒補(bǔ)償[1]，前饋電容補(bǔ)償[2]和輸出端旁路電容補(bǔ)償[3]，這三種補(bǔ)償方法不是孤立存在的，而是相輔相成的，然而在目前的文獻(xiàn)資料中都是將它們分別討論，文章對(duì)三種補(bǔ)償方法進(jìn)行統(tǒng)一分析，給出LDO環(huán)路中輸出電容選擇的思路。

2 LDO環(huán)路結(jié)構(gòu)和小信號(hào)模型

2.1 LDO環(huán)路結(jié)構(gòu)

由PNP構(gòu)成的LDO電路如圖1所示，Vout經(jīng)過(guò)分壓電阻網(wǎng)絡(luò)Rtop和Rbottom形成反饋電壓Vfb，輸入到內(nèi)部誤差放大器（EA）的反向輸入端，EA的正向輸入端接芯片內(nèi)部基準(zhǔn)電壓Vref，由運(yùn)放放大器虛短虛斷原理可得到Vout和Vref滿足關(guān)系式（1）：

圖1 LDO環(huán)路結(jié)構(gòu)圖

當(dāng)由于外界因素導(dǎo)致Vout即Vfb變化時(shí)，PNP管的基極電壓發(fā)生變化，使得PNP工作在線性電阻區(qū)或飽和區(qū)的不同位置，總使Vout與Vref恒滿足關(guān)系式（1）。通常先選擇Rbottom保證其與Rtop形成的串聯(lián)支路電流是Ifb的100倍以上，再根據(jù)輸出電壓要求通過(guò)式（1）得到Rtop。

2.2 LDO小信號(hào)模型

圖2中，CFF與負(fù)反饋分壓電阻Rtop并聯(lián)作為前饋補(bǔ)償電容，可以提高系統(tǒng)穩(wěn)定性、PSRR、減小輸出噪聲和提高負(fù)載瞬態(tài)響應(yīng)；利用輸出端旁路電容的等效串聯(lián)電阻RESR進(jìn)行環(huán)路補(bǔ)償，提高系統(tǒng)帶寬和相位裕度；在LDO內(nèi)部，誤差放大器的反向輸入端和輸出端之間通常會(huì)設(shè)計(jì)一個(gè)電阻串聯(lián)一個(gè)電容作為內(nèi)部補(bǔ)償網(wǎng)絡(luò)。從負(fù)反饋控制理論來(lái)說(shuō)，閉環(huán)系統(tǒng)穩(wěn)定的前提條件是開環(huán)系統(tǒng)足夠的相位裕度和幅值裕度，上述三種補(bǔ)償方法主要從相位裕度角度進(jìn)行考慮，保證系統(tǒng)在開環(huán)轉(zhuǎn)折頻率處有足夠的相位裕度。

圖2 LDO小信號(hào)模型

3 LDO環(huán)路補(bǔ)償分析

3.1 前饋補(bǔ)償

前饋補(bǔ)償電容CFF對(duì)LDO反饋回路形成一個(gè)零點(diǎn)ZFF和一個(gè)極點(diǎn)PFF，即：

圖3 LDO系統(tǒng)零極點(diǎn)波特圖

當(dāng)Rtop/Rbottom>>1時(shí)，即輸出電壓Vout比較大時(shí)，PFF大約是ZFF的Rtop/Rbottom倍。PCOMP是由彌勒補(bǔ)償極點(diǎn)，PLOAD是負(fù)載極點(diǎn)，PCOMP和PLOAD構(gòu)成系統(tǒng)的兩個(gè)低頻主極點(diǎn)；PPWR是由P-FET或者PNP功率管的輸入電容和驅(qū)動(dòng)該功率管的輸出阻抗形成的電源極點(diǎn)，與寄生參數(shù)形成的極點(diǎn)構(gòu)成系統(tǒng)的高頻極點(diǎn)（圖3中未標(biāo)出）。

從圖3中可以看出，ZFF的引入可以提高系統(tǒng)的相位裕度，從而提高系統(tǒng)穩(wěn)定性。但這里需要指出的是，當(dāng)輸出電壓比較高時(shí)，即Rtop/Rbottom比較大時(shí)，ZFF和PFF分得比較開，相位裕度提升更為明顯；反之，如果輸出電壓很低，比如輸出電壓接近參考電壓時(shí)，CFF對(duì)相位裕度的提升效果不明顯。在這種情況下，需要用到3.2節(jié)所述的大多數(shù)LDO采用的補(bǔ)償方法。

3.2 輸出電容ESR補(bǔ)償

輸出端連接的旁路電容Cout都有一定數(shù)值大小的ESR，對(duì)系統(tǒng)而言，引入了一個(gè)零點(diǎn)ZESR，計(jì)算公式如下：

從圖4中可以看出，ZESR可以顯著提高相位裕度和帶寬，但是相同容值不同封裝、材質(zhì)、廠家、批次的電容，其RESR會(huì)有所不同，而且同一個(gè)電容的RESR會(huì)隨著溫度的變化而變化，導(dǎo)致ZESR的位置發(fā)生變化，因此對(duì)能使LDO穩(wěn)定輸出的電容ESR有一個(gè)范圍要求，即最大和最小值。

最小ESR要求限定了最大值ZESR_max，如果實(shí)際電容比要求的最小ESR小，那么ZESR右移，當(dāng)接近或超過(guò)轉(zhuǎn)折頻率時(shí)，對(duì)相位裕度提升很小或沒(méi)有提升；最大ESR要求限定了最小值ZESR_min，如果實(shí)際電容比要求的最大ESR大，ZESR會(huì)左移，對(duì)帶寬提升過(guò)多以至于高頻極點(diǎn)使系統(tǒng)變得不穩(wěn)定。

圖4 LDO系統(tǒng)零極點(diǎn)波特圖

陶瓷電容或低ESR鉭電容，具有良好的高頻噪聲濾波效果和快速瞬態(tài)響應(yīng)能力，但從上面的分析看出，如果不對(duì)電路進(jìn)行其他補(bǔ)償，陶瓷電容或低ESR的鉭電容可能會(huì)導(dǎo)致輸出不穩(wěn)定。

3.3 內(nèi)部密勒補(bǔ)償

為了降低對(duì)輸出端電容ESR的苛刻要求，芯片設(shè)計(jì)師常常對(duì)內(nèi)部誤差放大器進(jìn)行補(bǔ)償，如圖1中所示，Rcomp和Ccomp引入了低頻主極點(diǎn)PCOMP的同時(shí)也進(jìn)入了一個(gè)零點(diǎn)ZCOMP，這個(gè)零點(diǎn)的作用等同于ZESR。有了內(nèi)部零點(diǎn)補(bǔ)償，降低了對(duì)輸出電容ESR的要求[3]即ESR下限可以為0 Ω，但同時(shí)也降低了上限，因?yàn)檎`差放大器提供的零點(diǎn)和負(fù)載ESR提供的零點(diǎn)會(huì)使得帶寬增加，從而導(dǎo)致高頻干擾，使系統(tǒng)不穩(wěn)定。

4 仿真結(jié)果

下面以某輸出可調(diào)LDO為例說(shuō)明在實(shí)際應(yīng)用過(guò)程中產(chǎn)生的輸出不穩(wěn)定現(xiàn)象（如圖5所示），并進(jìn)行仿真分析。該芯片具有超低的輸入電壓范圍（1.5~7 V），輸出電壓可通過(guò)分壓電壓可調(diào)，芯片內(nèi)部誤差放大器補(bǔ)償點(diǎn)通過(guò)Comp管腳引出，簡(jiǎn)化外部補(bǔ)償元件，使用時(shí)將Comp引腳與輸出端連接10 nF的陶瓷電容即可。與Rbottom并聯(lián)的電容Cx補(bǔ)償了輸出電容零點(diǎn)，即：

Rbottom根據(jù)輸出電壓要求選定為10 kΩ，產(chǎn)品手冊(cè)推薦使用的電容范圍是10~220 μF，ESR范圍是10 mΩ~2 Ω，為了能對(duì)不同負(fù)載變化時(shí)有較好的瞬態(tài)響應(yīng)能力，這里選用220 μF，通過(guò)查找電容手冊(cè)可以得到對(duì)應(yīng)的ESR（35 mΩ），可以計(jì)算出Cx=1 nF。

Vin=2.5 V，Vout=1.8 V，負(fù)載電阻RL=3.6 Ω，在4 ms時(shí)突然增加2.5 A負(fù)載（輸出current limit設(shè)為3.5 A），仿真時(shí)間為6 ms，仿真結(jié)果如圖6所示。長(zhǎng)線a和長(zhǎng)線b之間為芯片啟動(dòng)時(shí)間（約1.5 ms），短線c和d之間為輸出軟啟動(dòng)時(shí)間，在t=4 ms時(shí)，輸出電壓略微下降，t=4.5 ms時(shí)負(fù)載突然減小，輸出電壓略微向上過(guò)沖。仿真結(jié)果表明，ESR小于100 mΩ能適應(yīng)不同負(fù)載突變的情況，在大負(fù)載情況下若ESR大于100 mΩ，Vout輸出不穩(wěn)定。

圖7中ESR=500 mΩ、t=4 ms時(shí)負(fù)載從500 mA突變到1 A，輸出有約4%的紋波電壓，當(dāng)負(fù)載再增加時(shí)可減小電容ESR，否則Vout輸出不穩(wěn)定。

圖5 電壓輸出波形

圖6 ESR=100 mΩ、Iout=0.5~3 A、t=4 ms時(shí)仿真結(jié)果

5 結(jié)論

綜上分析，選擇輸出電容時(shí)要考慮以下因素：

（1）電容穩(wěn)定性，由于要求LDO的輸出濾波電容和ESR具有較好的穩(wěn)定性，鉭電容是最好的選擇。陶瓷電容由于受溫度和直流偏壓影響很大，不適合大多數(shù)LDO應(yīng)用[4]。

圖7 ESR=500 mΩ、Iout=0.5~1 A、t=4 ms時(shí)仿真結(jié)果

（2）參考產(chǎn)品手冊(cè)說(shuō)明對(duì)輸出電容的最小值要求和ESR范圍要求。結(jié)合LDO內(nèi)部電路結(jié)構(gòu)，大部分廠家會(huì)給出LDO最小輸出電容要求和在不同負(fù)載下能穩(wěn)定的電容ESR范圍，為選擇輸出電容提供了參考依據(jù)[5]。

（3）在PCB layout方面，要盡可能使電容靠近輸出端，用粗線連接電容焊盤和芯片輸出管腳，電容接地端用過(guò)孔與GND平面或者內(nèi)部plane連接，以消除走線電感引起的振鈴現(xiàn)象，過(guò)大的寄生電感可能導(dǎo)致選擇的電容失去應(yīng)有的濾波效果。

[1]Bruce Carter,RonMancini.Op Amps for Everyone[M]. Burlington:Texas Instruments Inc,2009:98-103.

[2]Pros and Cons of Using a Feedforward Capacitor with a Low-Dropout Regulator[EB/OL].http://www.ti.com/lit/an/ sbva042/sbva042.pdf,2014-7.

[3]AN-1482 LDO Regulator Stability Using Ceramic Output Capacitors[EB/OL].http://www.ti.com/lit/an/snva167a/snva 167a.pdf,2013-4.

[4]LP2989 Micropower and Low-Noise,500-mA Ultra Low-Dropout Regulator for Use With Ceramic Output Capacitors[EB/OL].http://www.ti.com/lit/ds/symlink/lp 2989. pdf,2015-3.

[5]ESR,Stability,and the LDO Regulator[EB/OL].http://www. ti.com/lit/an/slva115/slva115.pdf,2002-5.

Analysis of Effect of Output Capacitor on LDO Stability

HE Guangxu,MA Wenchao,Wang Bin
（China Electronic Technology Group Corp No.58 Research Institute,Wuxi 214072,China）

Linear regulator has no switch transistor that generates AC switch loss and thereby incurs lower RFI interference than switching power supply.Low dropout regulator(LDO)generally uses P-FET or PNP as regulated transistor to obtain<100 mV dropout voltage,which enables its wide application in RF,wireless and battery supply.However,LDO must be compensated to work stably.In the paper,the relationship between internal compensation,feedforward capacitor compensation and output capacitor compensation,and efficient selection of an output capacitor are discussed.The simulation result of TPS7H1101 shows the effect of output capacitor on LDO stability.

LDO;feedforward compensation;outputcapacitor compensation

TN432

A

1681-1070（2017）08-0029-04

何光旭（1984—），男，江蘇南京人，碩士，畢業(yè)于東南大學(xué)，微電子工程師，主要從事集成電路應(yīng)用及市場(chǎng)工作；

2017-3-9

馬文超（1987—），男，安徽人，碩士，畢業(yè)于四川大學(xué)，應(yīng)用工程師，主要從事開關(guān)電源應(yīng)用工作；

王彬（1982—），男，吉林人，碩士，畢業(yè)于韓國(guó)清州大學(xué)電子工學(xué)院，產(chǎn)品經(jīng)理，主要從事電源系統(tǒng)研究工作。