基于FPGA的瞬態(tài)響應(yīng)測試儀的設(shè)計與實現(xiàn)

李 亞, 樊汝森, 蔣 偉, 楊俊杰, 宋 辰, 張 源

(1.上海電力學(xué)院 電子與信息工程學(xué)院, 上海 200090;2.國網(wǎng)上海市電力公司 青浦供電公司, 上海 200122; 3.青島大學(xué) 自動化工程學(xué)院, 山東 青島 266071)

?

基于FPGA的瞬態(tài)響應(yīng)測試儀的設(shè)計與實現(xiàn)

李 亞1, 樊汝森2, 蔣 偉1, 楊俊杰1, 宋 辰3, 張 源3

(1.上海電力學(xué)院 電子與信息工程學(xué)院, 上海 200090;2.國網(wǎng)上海市電力公司 青浦供電公司, 上海 200122; 3.青島大學(xué) 自動化工程學(xué)院, 山東 青島 266071)

為提高瞬態(tài)響應(yīng)測試儀的測量精度和響應(yīng)速度,提出了一種基于現(xiàn)場可編程門陣列(FPGA)實現(xiàn)的設(shè)計方法.系統(tǒng)設(shè)計采用Xilinx公司生產(chǎn)的Xilinx Spartan 3E XC3S500E PQ208 FPGA作為控制核心,實現(xiàn)了對瞬態(tài)響應(yīng)的峰值時間、超調(diào)量及調(diào)節(jié)時間的精確測量,并且能較準確地繪制二階系統(tǒng)的瞬態(tài)響應(yīng)曲線.系統(tǒng)顯示模塊采用VGA顯示,既節(jié)約了IO口資源,又可以更加逼真地顯示相應(yīng)曲線.系統(tǒng)可通過模擬開關(guān)實現(xiàn)單脈沖信號的輸出,并擴展了語音提示功能,使用更方便.實際測試表明,系統(tǒng)具有運行穩(wěn)定、參數(shù)測量精度高、抗干擾強及響應(yīng)速度快的優(yōu)點.

現(xiàn)場可編程門陣列; 瞬態(tài)響應(yīng); VGA顯示; 模擬開關(guān)

隨著電子測試技術(shù)在軍事、醫(yī)療、航空航天、汽車、橋梁等測試技術(shù)領(lǐng)域內(nèi)的廣泛應(yīng)用,人們對基于數(shù)字信號的集成電路瞬態(tài)響應(yīng)測試儀有了越來越高的需求[1-4].傳統(tǒng)的方法是給瞬態(tài)響應(yīng)測試儀的設(shè)計電路加上某些已知的信號,通過輸出信號是否滿足要求來判斷電路的好壞[5],但這些瞬態(tài)響應(yīng)測試儀只能產(chǎn)生較為穩(wěn)定的函數(shù)信號,而不能產(chǎn)生對時間、精度、穩(wěn)定性要求較高的瞬態(tài)信號.因此,必須研究一種能滿足現(xiàn)代要求的瞬態(tài)響應(yīng)測試儀.現(xiàn)場可編程門陣列(Field-Programmable Gate Array,FPGA)[6]具有運算速度快、集成度高、設(shè)計靈活、效率高等優(yōu)點而被廣泛應(yīng)用.文獻[7]通過利用FPGA產(chǎn)生一個階躍信號,經(jīng)二階系統(tǒng)后由A/D對響應(yīng)采集量化,此系統(tǒng)測試速度快,但穩(wěn)定性不高,不適宜長期使用.文獻[8]通過利用FPGA中電源模塊的改進技術(shù)來提高瞬態(tài)特性測試儀的精度,但系統(tǒng)過于簡單,沒有較好的抗干擾能力.

針對現(xiàn)有瞬態(tài)響應(yīng)測試儀存在的問題,本文提出了一種基于FPGA實現(xiàn)的設(shè)計方法.測試結(jié)果表明,本系統(tǒng)具有傳輸速度快、參數(shù)測量精度高、抗干擾強、功能完善等優(yōu)點,對高標準要求的瞬態(tài)響應(yīng)測試儀的設(shè)計與實現(xiàn)具有重要意義.

1 系統(tǒng)概述

系統(tǒng)結(jié)構(gòu)如圖1所示.系統(tǒng)由鍵盤輸入模塊、顯示模塊、信號發(fā)生模塊、A/D轉(zhuǎn)換模塊和D/A轉(zhuǎn)換模塊等構(gòu)成.

圖1 系統(tǒng)結(jié)構(gòu)

其工作原理如下:通過制作線性電源代替以往的開關(guān)電源以解決電源穩(wěn)定性差的問題;在階躍信號發(fā)生模塊幅值控制方面,取消了脈沖寬度調(diào)制(Pluse Width Modulation,PWM)技術(shù)對模擬信號電平進行數(shù)字編碼,而是使用D/A轉(zhuǎn)換芯片,通過FPGA內(nèi)部產(chǎn)生數(shù)字信號,經(jīng)過數(shù)模轉(zhuǎn)換后變?yōu)橄鄳?yīng)的模擬量輸出;由于模擬開關(guān)的響應(yīng)速度非?？?通過數(shù)字信號控制模擬開關(guān)的通斷來減小階躍信號的上升時間;顯示模塊由單使能信號控制方式代替適配器方式;單脈沖信號源的脈沖寬度由FPGA計數(shù)來控制.

1.1 理論分析和參數(shù)計算

1.1.1 二階系統(tǒng)

選用DAC0832來控制輸出直流信號電壓的幅值.系統(tǒng)輸出幅值最小精確至0.02 V,精確度較高.由于可以數(shù)控,最終電壓幅值上的誤差可以采用程序修正,因此可利用模擬開關(guān)的選通控制端產(chǎn)生0 V和目標電壓之間跳變的階躍信號.當模擬開關(guān)的控制端口為低電平時,其輸出為低電壓;當模擬開關(guān)的控制端為高電平時,開關(guān)打開,使信號通過,電壓變高.系統(tǒng)采用HEF4053模擬開關(guān),其開關(guān)通斷時間為25 ns,完全滿足上升沿時間小于0.5 μs的實際要求.

設(shè)電阻R的電阻值為A×100 kΩ(A為系數(shù)),反向比例積分電路為:

(1)

反向積分電路為:

(2)

反向比例電路為:

(3)

反向電路為:

(4)

式(1)至式(4)化簡后,得到電路的傳遞函數(shù)為:

G(S)=100÷(S2+10S+100)

(5)

式中:S=jω.

因此,得出當R=620kΩ時,峰值時間tp=0.128 8s;超調(diào)量σp=0.520V,調(diào)節(jié)時間ts=0.880s.

1.1.2 瞬態(tài)響應(yīng)參數(shù)計算

當檢測到信號開始上升時,采集信號有效,開始計數(shù).當?shù)谝淮螜z測到下降沿時,此時的時間為峰值時間tp,信號的峰值與穩(wěn)態(tài)值之間的差即為超調(diào)量σp;當檢測到下降沿或上升沿時,若此時的幅值在穩(wěn)態(tài)值的98%～102%內(nèi),則此時信號達到穩(wěn)定,此時的時間即為調(diào)節(jié)時間ts.

當R=620kΩ時,AD采樣頻率為1kHz,周期為1ms,峰值時間約為129ms,峰值時間tp精度約為1ms/129ms×100%=0.77%;調(diào)節(jié)時間約為880ms,調(diào)節(jié)時間的精度約為1ms/880ms×100%=0.15%.

選用TLC5510ADC模數(shù)轉(zhuǎn)換器進行采樣,將階躍信號送入FPGA進行處理.AD采樣信號幅值范圍為0～2V,8位AD最小幅值單位為7.812 5mV,此時,超調(diào)量σp的精度約為7.812 5mV/1 000mV×100%=0.78%.結(jié)果顯示,無論是峰值時間精度、調(diào)節(jié)時間精度還是超調(diào)量的精度都較高,達到了現(xiàn)代對于瞬態(tài)響應(yīng)測試儀精確度的要求.

1.2 二階系統(tǒng)瞬態(tài)響應(yīng)曲線

曲線采樣采用先入先出序列(First Input,First Output,FIFO)結(jié)構(gòu),采樣時間分幾檔,分別對應(yīng)不同的響應(yīng)時間,以避免采樣不足和采樣過疏.采樣時間等于每屏顯示波形時間除以每橫屏顯示點數(shù).為了較好地還原觸發(fā)前后波形的整體情況,添加觸發(fā)前信號的波形預(yù)采樣,即實時保留采樣點前一段時間的波形.當檢測到跳變的階躍信號時,FIFO隊列繼續(xù)采集波形,同時保留預(yù)采集點不變,直至采集完成,即FIFO已滿,此時向主模塊送出采樣已完成的信號,由主模塊進行波形的讀取和寫入視頻圖形陣列(Video Graphics Array,VGA)顯存的工作.

由于50 M晶振能夠產(chǎn)生20 ns的方波,滿足最小脈沖寬度0.1 μs的要求,因此可以利用FPGA內(nèi)部計數(shù)來控制單脈沖信號源的脈沖寬度.

2 硬件系統(tǒng)的設(shè)計

2.1 電源模塊

采用輸出雙18 V交流電壓的小型工頻變壓器,經(jīng)整流橋整流濾波穩(wěn)壓,輸出±12 V和+5 V電壓.其中,±12 V為電路中各運放供電,+5 V電壓可以為各數(shù)字芯片供電.為了提高+5 V電源的帶負載能力,系統(tǒng)采用最大輸出電流為1.5 A的金屬封裝的7805.先用輸出電壓可調(diào)的LM317(金屬封裝)穩(wěn)出7.5 V,然后再經(jīng)過7805輸出+5 V電壓,其電路結(jié)構(gòu)如圖2所示.

圖2 電源模塊電路

2.2 信號發(fā)生模塊

根據(jù)鍵盤的輸入?yún)?shù),經(jīng)過FPGA計數(shù)來控制信號源的脈沖寬度,然后由D/A芯片輸出單脈沖信號.信號發(fā)生模塊的電路結(jié)構(gòu)如圖3所示.

圖3 信號發(fā)生模塊

采用DAC0832產(chǎn)生直流電壓,再利用模擬開關(guān)的斷通控制端產(chǎn)生0 V和直流電壓之間跳變的階躍信號.選用HEF4053模擬開關(guān),其開關(guān)通斷時間為25 ns,可得到階躍信號的上升沿時間小于0.5 μs,精度較高;同時輸出單脈沖信號,脈沖寬度在0.1～1 000 μs內(nèi)任意可調(diào).

系統(tǒng)需要較大容量的RAM作為顯示存儲器,因此選擇片外SRAM 作為顯示存儲器.文字以軟件生成16×16點陣字模形式給出.為了讓輸出波形看起來更連貫,采用波形顯示修正方案,將

孤立的點連成線.考慮到SRAM的容量速度以及顯示的要求,選擇分辨率為800×600的VGA,刷新率為60 Hz.控制方案為由VGA模塊生成一個Enable(SRAM占用)信號,但此信號向外引出,可由其他模塊讀取.對于較長時間連續(xù)數(shù)據(jù)可以采用外用模塊外FIFO作為緩存,而SRAM控制器專注于寫入讀取請求處理,其電路結(jié)構(gòu)如圖4所示.

圖4 VGA控制顯示模塊

3 系統(tǒng)測試

3.1 系統(tǒng)調(diào)試和測試

峰值時間tp,超調(diào)量σp和調(diào)節(jié)時間ts的測量通過鍵盤輸入穩(wěn)態(tài)值的幅值大小(單位為10 mV)由液晶顯示.測試結(jié)果如表1所示.

表1 峰值時間、超調(diào)量和調(diào)節(jié)時間的測試結(jié)果

由表1可知,雖然電阻電容等電子器件本身存在一定誤差,但是測量誤差仍在允許范圍內(nèi),峰值時間最大誤差小于1%,超調(diào)量最大誤差小于1.5%,調(diào)節(jié)時間最大誤差小于1%,AD采集信號的幅值和輸出的模擬信號幅值都較為精確;達到瞬態(tài)響應(yīng)測試儀的運放速度快和精度高的要求.若要進一步減小誤差,則需提高AD轉(zhuǎn)換的采樣速度和采樣分辨率,并提高DA的輸出速度和輸出分辨率.

3.2 單脈沖信號測試

通過鍵盤輸入單脈沖寬度(單位為100 ns),按鍵觸發(fā)開始,示波器顯示單脈沖信號,測量數(shù)據(jù)如表2所示.

表2 單脈沖信號數(shù)據(jù)測試

由表2可知,本系統(tǒng)下的單脈沖信號最大誤差為0.2%,誤差較小,滿足單脈沖信號實際要求,且系統(tǒng)運行穩(wěn)定.

3.3 瞬態(tài)參數(shù)響應(yīng)曲線顯示

采用VGA顯示瞬態(tài)響應(yīng)參數(shù)及其響應(yīng)曲線,其具體數(shù)值和曲線截圖如圖5所示.

由瞬態(tài)響應(yīng)曲線可以看出,瞬態(tài)參數(shù)響應(yīng)曲線可以快速、穩(wěn)定輸出,曲線光滑、抗干擾能力較強,且得到的峰值時間、超調(diào)量、調(diào)節(jié)時間的誤差均較小,能較好地滿足現(xiàn)代技術(shù)所要求的瞬態(tài)響應(yīng)測試.

圖5 瞬態(tài)響應(yīng)曲線

4 結(jié) 論

(1) 該系統(tǒng)實現(xiàn)了對瞬態(tài)響應(yīng)的峰值時間、超調(diào)量及調(diào)節(jié)時間的快速精確測量,峰值時間最大誤差小于1%,超調(diào)量最大誤差小于1.5%,調(diào)節(jié)時間最大誤差小于1%,并且能較準確地繪制二階系統(tǒng)的瞬態(tài)響應(yīng)曲線.

(2) 系統(tǒng)采用VGA液晶顯示屏顯示二階系統(tǒng)的瞬態(tài)響應(yīng)波形和參數(shù),不僅節(jié)約了IO口資源,還可增加波形顯示范圍,顯示的波形和參數(shù)清晰穩(wěn)定,系統(tǒng)濾波性能良好,抗干擾能力強.

(3) 系統(tǒng)可通過模擬開關(guān)實現(xiàn)單脈沖信號的輸出,最大誤差為0.2%.

(4) 系統(tǒng)加入了25120P語音播報功能,大大提高了系統(tǒng)的實用性.

[1] 閻石.數(shù)字電子技術(shù)基礎(chǔ)[M].北京:高等教育出版社,1983:365-370.

[2] 韓旭,龔雙.機電耦合載荷下的壓電層合板瞬態(tài)響應(yīng)分析[J].復(fù)合材料學(xué)報,2007,6(12):160-165.

[3] 樊汝森,王勇.裴秀高,等.基于 FPGA 的數(shù)字信號傳輸性能分析儀的設(shè)計與實現(xiàn)[J].上海電力學(xué)院學(xué)報,2013,29(4):399-403.

[4] 孫錦花,湯炳新.利用改進的精細積分法求解轉(zhuǎn)子系統(tǒng)的瞬態(tài)響應(yīng)[J].河海大學(xué)常州分校學(xué)報,2007,3(1):37-40.

[5] 李林.FPGA在集成電路瞬態(tài)特性測試中的應(yīng)用儀[J].陜西理工學(xué)院學(xué)報,2012,35(7):66-69.

[6] 童詩白,華成英.模擬電子技術(shù)基礎(chǔ)[M].北京:高等教育出版社,2003:34-50.

[7] 王世橋,陶桂寶.基于FPGA的瞬態(tài)響應(yīng)測試儀[J].電子測量技術(shù),2011(3):26-32.

[8] 王雪松,甄國涌.基于FPGA的某測試系統(tǒng)供電電源的可靠性分析[J].計算機測量與控制,2013,21(2):430-433.

(編輯 胡小萍)

Design and Implementation of the Transient Response Tester Based on FPGA

LI Ya1, FAN Rusen2, JIANG Wei1, YANG Junjie1, SONG Chen3, ZHANG Yuan3

(1.SchoolofElectronicsandInformationEngineering,ShanghaiUniversityofElectricPower,Shanghai200090,China;2.StateGridShanghaiQingpuPowerSupplyCompany,Shanghai200122,China;3.CollegeofAutomationEngineering,QingdaoUniversity,Qingdao266071,China)

In order to improve the transient response tester measurement accuracy and speed of response,a design method is proposed based on FPGA implementation.The system design using the Xilinx company’s Xilinx Spartan 3E XC3S500E PQ208 as the FPGA control core,achieves a precise measurement to the transient response of peak time,overshoot and settling time and can accurately draws the second transient response order curve of the system.The display module opt VGA display not only saves IO port resources,but also more realistically displays the corresponding curve.The system can achieve the pulse signal output by a single analog switch and is easier to use the system expansion voice prompts.The practical tests show that the system has the advantages of stablility,high-parameter measurement accuracy,strong anti-interference and fast response.

field programable gate array; the transient response; VGA display; analog switches

10.3969/j.issn.1006-4729.2017.01.016

2016-03-16

李亞(1990-),女,在讀碩士,山東菏澤人.主要研究方向為電氣設(shè)備在線監(jiān)測.E-mail:dqly2013@126.com.

TN791;TP274

A

1006-4729(2017)01-0073-04