一種基于延時(shí)線的全數(shù)字脈沖式超寬帶發(fā)射機(jī)

李 靖，顏廷元，洪志良，黃煜梅

(復(fù)旦大學(xué) 專用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室，上海 201203)

隨著全球“個(gè)性化治療”研究熱潮的到來(lái)，無(wú)線體域網(wǎng)(Wireless Body Area Network, WBAN)系統(tǒng)得以迅速發(fā)展．目前可應(yīng)用于WBAN環(huán)境的無(wú)線技術(shù)主要有藍(lán)牙、Zigbee與超寬帶技術(shù)．雖然藍(lán)牙與Zigbee技術(shù)已經(jīng)得到很大程度的應(yīng)用，但這2種無(wú)線技術(shù)無(wú)法在較低功耗下實(shí)現(xiàn)幾百M(fèi)bps甚至幾Gbps的數(shù)據(jù)吞吐量．而脈沖式超寬帶(Impulse Radio-Ultra Wide Band, IR-UWB)技術(shù)利用非常寬的信道帶寬，理論上可實(shí)現(xiàn)極高的數(shù)據(jù)吞吐量；同時(shí)，得益于連串離散短脈沖信號(hào)的特點(diǎn)，IR-UWB較易實(shí)現(xiàn)低功耗設(shè)計(jì)．文獻(xiàn)[1]設(shè)計(jì)了一款UWB收發(fā)機(jī)，在2m的距離內(nèi)可實(shí)現(xiàn)1Gbps的數(shù)據(jù)傳輸率，同時(shí)收發(fā)機(jī)總體功耗維持在0.5W以下．

美國(guó)聯(lián)邦通訊委員會(huì)(Federal Communications Commission, FCC)于2002年批準(zhǔn)3.1～10.6GHz的廣闊頻段作為民用，同時(shí)規(guī)定在此頻率范圍內(nèi)信號(hào)的功率譜密度(Power Spectral Density, PSD)小于-41.3dBm/MHz．超寬帶信號(hào)指絕對(duì)帶寬(帶寬指-10dB帶寬，下同)大于500MHz或相對(duì)帶寬大于20%的信號(hào)．IR-UWB系統(tǒng)一般采用二進(jìn)制啟閉鍵控(On Off Key, OOK)與脈沖位置調(diào)制(Pulse Position Modulation, PPM)調(diào)制方式實(shí)現(xiàn)非相關(guān)收發(fā)機(jī)，或二進(jìn)制相移鍵控(Binary Phase Shift Key, BPSK)實(shí)現(xiàn)相關(guān)收發(fā)機(jī)．目前實(shí)現(xiàn)短時(shí)脈沖主要有2種結(jié)構(gòu)： 基于振蕩器與基于延時(shí)線(Delay Line)的脈沖發(fā)射機(jī)[2]．基于振蕩器的超寬帶收發(fā)機(jī)結(jié)構(gòu)[1,3]可利用更高的頻段(5～10GHz)，同時(shí)此種結(jié)構(gòu)可實(shí)現(xiàn)跳頻以得到更高的頻譜利用率；而基于延時(shí)線的結(jié)構(gòu)在低頻段(3.1～5GHz)具有更大的優(yōu)勢(shì)，因其可實(shí)現(xiàn)全數(shù)字的發(fā)射機(jī)結(jié)構(gòu)，可以得到更低的功耗[4]．

本文采用基于延時(shí)線的結(jié)構(gòu)設(shè)計(jì)了一款全數(shù)字的脈沖式超寬帶發(fā)射機(jī)，片外可實(shí)現(xiàn)OOK/PPM調(diào)制，以滿足超寬帶無(wú)線技術(shù)的不同應(yīng)用需求．

1 脈沖式發(fā)射機(jī)系統(tǒng)結(jié)構(gòu)

本文設(shè)計(jì)的脈沖式超寬帶發(fā)射機(jī)(transmitter, TX)的系統(tǒng)結(jié)構(gòu)如圖1(見(jiàn)第266頁(yè))所示．發(fā)射機(jī)由延時(shí)線、邊沿合成器(Edge Combiner)及輸出驅(qū)動(dòng)電路(Driver)組成．同時(shí)，芯片(Chip)中集成了簡(jiǎn)單的串行通信接口(Serial Communication Interface, SCI)模塊，對(duì)發(fā)射機(jī)輸出信號(hào)的中心頻率及PSD進(jìn)行配置．另外，設(shè)計(jì)中在芯片輸出與天線(Antenna)間加入帶通濾波(Bandpass Filter)網(wǎng)絡(luò)對(duì)輸出信號(hào)進(jìn)行濾波，最終得到滿足FCC輸出功率譜密度要求的脈沖信號(hào)．

圖1 本文設(shè)計(jì)的脈沖式超寬帶發(fā)射機(jī)結(jié)構(gòu)Fig.1 Architecture of the proposed IR-UWB TX in the paper

脈沖式發(fā)射機(jī)在每個(gè)周期的輸出信號(hào)時(shí)域波形可表示為：

(1)

式中：Env(t)為脈沖信號(hào)的包絡(luò)；ωC為載波信號(hào)中心頻率；φC0為輸出信號(hào)初始相位；Tpulse為脈沖信號(hào)的持續(xù)時(shí)間；TPR為脈沖重復(fù)周期．超寬帶信號(hào)的Tpulse為幾納秒到數(shù)百皮秒，而TPR依據(jù)數(shù)據(jù)率及調(diào)制方式而定，Tpulse/TPR一般為遠(yuǎn)小于1的一個(gè)值，若此值為0.1，則發(fā)射機(jī)在90%的時(shí)間是沒(méi)有信號(hào)輸出．為此，圖1所示的發(fā)射機(jī)中所有模塊均采用數(shù)字結(jié)構(gòu)，可預(yù)先通過(guò)SCI模塊對(duì)系統(tǒng)進(jìn)行配置，在配置完成以后，芯片只在觸發(fā)器(Trigger)輸入變化時(shí)進(jìn)行狀態(tài)的改變，Trigger信號(hào)上升沿到來(lái)后，芯片輸出一個(gè)所設(shè)定的短時(shí)脈沖信號(hào)，之后系統(tǒng)狀態(tài)保持不變．由于系統(tǒng)為全數(shù)字結(jié)構(gòu)，在系統(tǒng)狀態(tài)保持不變時(shí)，不存在靜態(tài)功耗(漏電功耗除外)，從而降低了系統(tǒng)平均功耗．

從式(1)可以看出，短時(shí)脈沖信號(hào)由2個(gè)正弦信號(hào)相乘得到： 一為包絡(luò)信號(hào)Env(t)，包絡(luò)信號(hào)可以具有多種形式，例如一階高斯脈沖；一為具有固定振蕩頻率的載波信號(hào)sin(ωCt+φC0)．包絡(luò)信號(hào)與載波信號(hào)相乘，將包絡(luò)信號(hào)的頻譜搬移到更高的頻率，以使信號(hào)可在自由空間傳輸．設(shè)計(jì)的信號(hào)可以歸為高斯類脈沖信號(hào)，其與傳統(tǒng)高斯脈沖信號(hào)的區(qū)別為，將信號(hào)頻譜進(jìn)行頻率搬移的方法由對(duì)低階高斯脈沖信號(hào)的求導(dǎo)改為對(duì)低階高斯脈沖信號(hào)進(jìn)行直接混頻．發(fā)射機(jī)中采用延時(shí)線、邊沿合成器及輸出驅(qū)動(dòng)電路合成具有特定頻率的載波，并通過(guò)調(diào)節(jié)邊沿合成器及輸出驅(qū)動(dòng)在時(shí)間上接入電路的數(shù)量得到不同的脈沖信號(hào)包絡(luò)間接實(shí)現(xiàn)混頻操作．

2 脈沖式發(fā)射機(jī)電路設(shè)計(jì)

2.1 延時(shí)線及延時(shí)單元設(shè)計(jì)

圖2為脈沖式發(fā)射機(jī)中采用的延時(shí)線結(jié)構(gòu)，由12級(jí)延時(shí)單元電路串聯(lián)組成．每級(jí)延時(shí)單元將輸入信號(hào)進(jìn)行延時(shí)操作后得到2路輸出信號(hào)，同時(shí)延時(shí)鏈的末端輸出信號(hào)作為下一級(jí)延時(shí)單元的輸入信號(hào)．每

圖2 延時(shí)線電路結(jié)構(gòu)Fig.2 Delay line circuit structure

級(jí)延時(shí)單元的輸出信號(hào)經(jīng)過(guò)緩沖器后得到12×2路具有不同延時(shí)的多相位信號(hào)，并且每路信號(hào)與其前后信號(hào)間的時(shí)差為固定值ΔT(例如圖2中PN[1]要比PP[1]延遲ΔT到來(lái)，比PP[2]提前ΔT到來(lái))．

圖3 延時(shí)單元電路Fig.3 Circuit of delay cell

延時(shí)單元由兩級(jí)串聯(lián)的反相器及二進(jìn)制編碼控制的電容陣列組成，如圖3所示．反相器的延時(shí)ΔT可表示為：

ΔT≈0.69×RN/P×Cload，

(2)

其中：RN/P為反相器中N溝道金屬氧化物半導(dǎo)體(N-channel Metal Oxide Semiconductor, NMOS)/P溝道金屬氧化物半導(dǎo)體(P-channel Metal Oxide Semiconductor, PMOS)的等效導(dǎo)通電阻；Cload為反相器輸出的等效負(fù)載電容．此延時(shí)的大小決定了輸出脈沖信號(hào)的中心頻率，如式(3)所示：

(3)

反相器中場(chǎng)效應(yīng)管的尺寸不變，通過(guò)改變負(fù)載電容的數(shù)量，實(shí)現(xiàn)對(duì)反相器延時(shí)的調(diào)節(jié)．采用自SCI得到的6位二進(jìn)制編碼的控制信號(hào)，同時(shí)控制反相器鏈中反相器的負(fù)載電容陣列，每一級(jí)延時(shí)單元得到相同的延時(shí)．同時(shí)，在反相器的電源通路中串聯(lián)使能場(chǎng)效應(yīng)管，在輸出不同的脈沖信號(hào)時(shí)，通過(guò)控制使能信號(hào)EN、EP，將多余的延時(shí)單元關(guān)掉以節(jié)省功耗．

2.2 邊沿合成器設(shè)計(jì)

此模塊將延時(shí)線輸出的12×2相位信號(hào)進(jìn)行邏輯運(yùn)算，得到與輸出信號(hào)具有相同中心頻率的方波脈沖信號(hào)，同時(shí)實(shí)現(xiàn)對(duì)輸出脈沖信號(hào)PSD的調(diào)節(jié)．邊沿合成器由若干個(gè)邏輯單元組成，邏輯單元的結(jié)構(gòu)如圖4所示．邏輯單元的真值表達(dá)式如下：

EN[1]*(PP[1]*PN[1])+EN[2]*(PP[2]*PN[2]).

(4)

邏輯單元的輸入PP[1]/PN[1]、PP[2]/PN[2]按順序與某兩級(jí)延時(shí)單元的4路輸出延時(shí)信號(hào)PP[n]/PN[n]、PP[n+1]/PN[n+1]連接．級(jí)聯(lián)的延時(shí)單元將相互間隔ΔT的上升/下降沿傳輸?shù)竭壿媶卧?路輸入，當(dāng)PP[1]為上升沿時(shí)，根據(jù)控制信號(hào)EP[1]/EP[2]在輸出端產(chǎn)生若干(0、1或2個(gè))方波信號(hào)，當(dāng)EP[1]/EP[2]同時(shí)為高電平時(shí)，其時(shí)域波形如圖5所示．

圖4 邊沿合成器邏輯單元Fig.4 Logic cell of edge combiner

圖5 邏輯單元的輸入與輸出Fig.5 Input and output of logic cell

為解決邏輯單元輸出信號(hào)的上升與下降沿不對(duì)稱而導(dǎo)致方波脈沖信號(hào)的占空比不為50%的問(wèn)題，邏輯單元中使用的與非門采用了一種全對(duì)稱的結(jié)構(gòu)．典型雙輸入互補(bǔ)邏輯與非門結(jié)構(gòu)如圖6(a)(見(jiàn)第268頁(yè))，2個(gè)輸入分別與下拉網(wǎng)絡(luò)中級(jí)聯(lián)的NMOS管的柵極相連，其中NMOS晶體管MN2的源端與襯底并不相連，晶體管存在的體效應(yīng)導(dǎo)致晶體管的閾值電壓及等效導(dǎo)通電阻與另一NMOS晶體管MN1不同，與非門的2個(gè)邏輯輸入并非完全對(duì)稱．全對(duì)稱的與非門采用2組串聯(lián)的NMOS管作為下拉網(wǎng)絡(luò)，分別將具有體效應(yīng)與不存在體效應(yīng)的2個(gè)NMOS作為同一個(gè)輸入的下拉晶體管，如圖6(b)所示,此結(jié)構(gòu)與非門的2個(gè)輸入具有完全對(duì)稱的特性．

圖6 (a) 典型與非門，(b) 全對(duì)稱與非門Fig.6 (a) Typical NAND gate, (b) full symmetric NAND gate

邊沿合成器包含6×63個(gè)邏輯單元．邏輯單元分為6組，每組邏輯單元中的2路控制使能信號(hào)(EP[1]與EP[2])分別采用6位二進(jìn)制編碼的數(shù)字邏輯控制，同時(shí)6組邏輯單元的4路不同相位輸入分別與延時(shí)線輸出的12×2路多延時(shí)信號(hào)連接．邊沿合成器引出了12路(每路控制信號(hào)包含6位二進(jìn)制編碼的控制信號(hào))控制信號(hào)由芯片中的SCI接管，通過(guò)SCI的預(yù)先配置信息調(diào)節(jié)邊沿合成器的6×63路輸出信號(hào)．

2.3 輸出驅(qū)動(dòng)電路設(shè)計(jì)

雖然FCC要求在3.1～10.6GHz頻率范圍內(nèi)的PSD應(yīng)小于-41.3dBm/MHz，此為一個(gè)比較小的值，一般不需要單獨(dú)的功率放大器[5]．但是由于芯片內(nèi)部連線及輸出Pad存在一定的寄生電容，所以發(fā)射機(jī)常內(nèi)部集成一個(gè)片上輸出驅(qū)動(dòng)模塊．圖7為本次設(shè)計(jì)中采用的輸出驅(qū)動(dòng)電路結(jié)構(gòu)，由6×63個(gè)NMOS管組成．邊沿合成器的6×63路輸出信號(hào)驅(qū)動(dòng)NMOS晶體管的柵端，同時(shí)所有晶體管的漏端連接在一起與芯片輸出端口相連．在輸出等效電路中，NMOS管可以等效為一個(gè)具有導(dǎo)通電阻的開(kāi)關(guān)，等效的導(dǎo)通電阻大小與NMOS管的導(dǎo)通個(gè)數(shù)成反比．若輸出驅(qū)動(dòng)電路驅(qū)動(dòng)具有固定特征阻抗的天線時(shí)，在天線上得到的信號(hào)幅度隨電路中NMOS管的等效導(dǎo)通電阻的減小而升高．通過(guò)SCI配置邊沿合成器中6×63路在不同時(shí)間輸出的方波個(gè)數(shù)不同，調(diào)節(jié)某一時(shí)間點(diǎn)做開(kāi)關(guān)動(dòng)作的輸出晶體管的個(gè)數(shù)以得到不同的信號(hào)幅度及包絡(luò)，達(dá)到調(diào)節(jié)無(wú)線信號(hào)PSD的目的．

圖7 發(fā)射機(jī)中的輸出驅(qū)動(dòng)電路Fig.7 Output driver used in TX

同時(shí)，系統(tǒng)結(jié)構(gòu)中所示的帶通濾波器由芯片輸出Pad與印刷電路板(Printed Circuit Board, PCB)間的鍵合線寄生電感及PCB上串聯(lián)的分立電容(Cout)組成．此種結(jié)構(gòu)可以利用鍵合線寄生電感，減小芯片面積及PCB系統(tǒng)上的分立元件數(shù)量，從而降低成本．不能精確的估算的鍵合線寄生電感值會(huì)導(dǎo)致輸出帶通濾波網(wǎng)絡(luò)的頻帶偏移，但超寬帶信號(hào)具有非常高的帶寬，對(duì)輸出中心頻率的精確度要求不高，所以采用鍵合線電感的設(shè)計(jì)是可行的．

3 芯片實(shí)現(xiàn)及測(cè)試結(jié)果

此次設(shè)計(jì)的脈沖式超寬帶發(fā)射機(jī)采用SMIC的0.13μm RF CMOS工藝實(shí)現(xiàn)，芯片面積為1118μm×873μm，圖8為發(fā)射機(jī)芯片照片．發(fā)射機(jī)芯片布局采用信號(hào)流主導(dǎo)的布局方案，信號(hào)自上而下、自左而右在芯片中傳輸．

圖9為脈沖發(fā)射機(jī)的輸入Trigger信號(hào)與射頻輸出信號(hào)之間的關(guān)系．可以看出，發(fā)射機(jī)的Trigger信號(hào)每到來(lái)一個(gè)上升沿信號(hào)，會(huì)在射頻輸出端口得到一個(gè)短時(shí)脈沖信號(hào)輸出．此次設(shè)計(jì)的發(fā)射機(jī)芯片內(nèi)并未集成數(shù)據(jù)調(diào)制功能，測(cè)試時(shí)使用任意信號(hào)發(fā)生器產(chǎn)生不同頻率的方波信號(hào)作為發(fā)射機(jī)的作為發(fā)射機(jī)的輸入觸發(fā)信號(hào)．

圖8 發(fā)射機(jī)芯片照片F(xiàn)ig.8 Photo of TX chip

圖9 發(fā)射機(jī)的觸發(fā)輸入與射頻輸出信號(hào)Fig.9 Trigger input and RF output of TX

芯片輸出的短時(shí)脈沖數(shù)目可通過(guò)SCI配置以調(diào)節(jié)脈沖信號(hào)的PSD，使之滿足FCC對(duì)超寬帶信號(hào)的要求．圖10為3種脈沖信號(hào)的時(shí)域波形．從圖10中的3種脈沖輸出信號(hào)的時(shí)域波形可以看出，發(fā)射機(jī)輸出脈沖信號(hào)的峰值最大為220mV，同時(shí)可實(shí)現(xiàn)具有不同包絡(luò)及持續(xù)時(shí)間的脈沖信號(hào)，自左向右脈沖信號(hào)的持續(xù)時(shí)間分別約為1.5，2.3，3.0ns．

圖10 3種不同配置的輸出脈沖信號(hào)Fig.10 Three output pulse signals in set up

3種脈沖信號(hào)在不同的脈沖重復(fù)頻率(Pulse Recurrence Frequency, PRF)下的頻域特性如圖11(見(jiàn)第270頁(yè))所示，信號(hào)的帶寬與其持續(xù)時(shí)間成反比關(guān)系，由左向右的3種信號(hào)的-10dB帶寬分別約為1.5，1.2，0.9GHz．

圖11 3種輸出脈沖信號(hào)的PSDFig.11 Three different pulse signals of the PSD

若以相同的PRF傳輸3種不同的脈沖信號(hào)，在相同的時(shí)間內(nèi)會(huì)得到的不同的總能量，同時(shí)3種信號(hào)具有不同的帶寬，所以必然具有不同的峰值功率譜密度．當(dāng)使用圖10中的3種脈沖信號(hào)傳輸數(shù)據(jù)時(shí)，在信號(hào)功率譜滿足FCC的頻譜要求的情況下，3種脈沖信號(hào)可實(shí)現(xiàn)的最大PRF分別為40，25，15Mb/s．

若要實(shí)現(xiàn)更高的PRF，同時(shí)脈沖信號(hào)對(duì)FCC規(guī)定的頻譜罩不產(chǎn)生沖突，必須降低信號(hào)的峰值．圖12為具有同樣持續(xù)時(shí)間的脈沖信號(hào)在2種峰值及不同PRF下的時(shí)域及頻域波形．左側(cè)信號(hào)的峰值為221mV左右，在符合頻譜罩時(shí)最大的PRF為15Mb/s左右，而右側(cè)峰值信號(hào)為96mV時(shí)，最大PRF為30Mb/s．

圖12 調(diào)節(jié)脈沖信號(hào)的峰值以實(shí)現(xiàn)更高的PRFFig.12 Adjusting amplitude of pulse signal to achieve higher PRF

另外，通過(guò)調(diào)節(jié)延時(shí)線的延時(shí)大小，可實(shí)現(xiàn)不同中心頻率的脈沖信號(hào)，如圖13所示．發(fā)射機(jī)的脈沖信號(hào)輸出所具有的中心頻率最高可達(dá)到4.4GHz，最低中心頻率為3.2GHz．

表1總結(jié)了本文設(shè)計(jì)的脈沖式發(fā)射機(jī)與其他相似工作的性能參數(shù)對(duì)比．發(fā)射機(jī)電源為1.2V時(shí)，輸出信號(hào)的最大峰值為220mV，若脈沖信號(hào)的帶寬為0.9GHz、PRF為15Mb/s，此時(shí)芯片功耗為0.9mW，即每個(gè)脈沖需要消耗60pJ的能量．脈沖信號(hào)的帶寬可在0.9～1.5GHz間調(diào)節(jié)，信號(hào)的中心頻率范圍為3.2～4.4GHz．設(shè)計(jì)的發(fā)射機(jī)具有與國(guó)際先進(jìn)水平相當(dāng)?shù)?10dB信號(hào)帶寬，信號(hào)中心頻率可滿足3.1～5GHz的低頻段信道要求．另外，脈沖最大幅度要比文獻(xiàn)[4-5]低；為測(cè)試芯片加入的測(cè)試模塊的電源并未與核心電路分離，同時(shí)未優(yōu)化邊沿合成器中邏輯電路晶體管的大小，工作在較高頻率的邏輯單元導(dǎo)致較高的動(dòng)態(tài)功耗，每個(gè)脈沖需消耗的能量為三者中最高，仍需進(jìn)一步優(yōu)化．

圖13 脈沖信號(hào)的中心頻率變化范圍Fig.13 Center frequency range of pulse signals

設(shè)計(jì)工藝脈沖峰值/mV-10dB帶寬/GHz中心頻率/GHz功耗/(pJ·pulse-1)調(diào)制方式RFIC2013[4]90nm740105～18631～600200OOK/PPMISSCC2014[3]65nm40008(FHOff)2(FHOn)75～925276OOK本文130nm22009～1532～440600OOK/PPM

4 結(jié) 語(yǔ)

本文設(shè)計(jì)了一款基于開(kāi)環(huán)延時(shí)線結(jié)構(gòu)、可應(yīng)用于WBAN的脈沖式超寬帶發(fā)射機(jī)．發(fā)射機(jī)芯片為全數(shù)字結(jié)構(gòu)，采用中芯國(guó)際0.13μm RF CMOS工藝實(shí)現(xiàn)．測(cè)試結(jié)果表明，該發(fā)射機(jī)在輸入觸發(fā)信號(hào)的上升沿到來(lái)時(shí)，可在輸出端產(chǎn)生最大峰值約為220mV的短時(shí)脈沖信號(hào)，脈沖信號(hào)的功率譜密度可根據(jù)實(shí)際需要調(diào)節(jié)信號(hào)的持續(xù)時(shí)間及包絡(luò)信息，-10dB帶寬可在0.9～1.5GHz內(nèi)調(diào)節(jié)，同時(shí)脈沖的中心頻率變化范圍為3.2～4.4GHz．在PRF為15Mb/s、信號(hào)帶寬為0.9GHz、脈沖峰值為220mV時(shí)，芯片功耗為0.9mW．

[1] KO J, GHARPUREY R. A pulsed UWB transceiver in 65nm CMOS with four-element beamforming for 1Gbps meter-range WPAN applications [J].IEEEJournalofSolid-StateCircuits, 2016,51(5): 1177-1187.

[2] CHANDRAKASAN A P, LEE F S, WENTZLOFF D D,etal. Low-power impulse UWB architectures and circuits [J].ProceedingsoftheIEEE, 2009,97(2): 332-352.

[3] GENG S, LIU D, LI Y,etal. A 13.3mW 500Mb/s IR-UWB Transceiver with link margin enhancement technique for meter-range communications [C]∥IEEE International Solid-State Circuits Conference Digest of Technical Papers. San Francisco, CA: IEEE Press, 2014: 160-161.

[4] EBRAZCL A, MOHSENI P. An all-digital IR-UWB transmitter with a waveform-synthesis pulse generator in 90nm CMOS for high-density brain monitoring [C]∥IEEE Radio Frequency Integrated Circuits Symposium. Seattle, WA: IEEE Press, 2013: 13-16.

[5] RHEE W, XU L, ZHOU B,etal. Low power, non invasive UWB systems for WBAN and biomedical applications [C]∥2010 International Conference on Information and Communication Technology Convergence. Jeju, Korea: IEEE Press, 2010: 35-40.