一種2～4 GHz寬帶接收機(jī)的小型化前端設(shè)計(jì)

余　江，曹云建，熊　韜

(廣州海格通信集團(tuán)股份有限公司，廣東 廣州 510656)

?

一種2～4 GHz寬帶接收機(jī)的小型化前端設(shè)計(jì)

余江，曹云建，熊韜

(廣州海格通信集團(tuán)股份有限公司，廣東 廣州 510656)

摘要：針對(duì)2～4 GHz的超寬頻帶，提出了一種寬帶接收機(jī)的前端設(shè)計(jì)方法，其中包括射頻信道設(shè)計(jì)、頻率合成器的設(shè)計(jì)以及基帶電路設(shè)計(jì)。鑒于小型化的設(shè)計(jì)思想，射頻前端采用零中頻接收機(jī)的架構(gòu)，使用LTCC濾波器實(shí)現(xiàn)噪聲系數(shù)優(yōu)于8 dB，輸出三階截?cái)帱c(diǎn)優(yōu)于27 dBm(低噪聲模式下)。頻率合成器采用集成VCO的鎖相環(huán)芯片ADF4351，實(shí)現(xiàn)單邊帶相位噪聲優(yōu)于-110 dBc/Hz@200 kHz?；鶐щ娐凡捎谜唤庹{(diào)器ADL5380和12位雙通道AD轉(zhuǎn)換器AD9238，可實(shí)現(xiàn)帶寬為20 MHz的I/Q雙路同時(shí)解調(diào)。通過FPGA或DSP處理，可廣泛用于便攜式小型化的監(jiān)測(cè)接收機(jī)或通信接收機(jī)。

關(guān)鍵詞：2～4 GHz直采接收機(jī)；ADF4351；ADL5380

0引言

伴隨著集成電路的迅猛發(fā)展，通信接收機(jī)技術(shù)也正向著小型化、寬帶化和高頻化方向發(fā)展。由于接收機(jī)在整個(gè)系統(tǒng)的最前端，其性能的好壞直接關(guān)系到整個(gè)通信系統(tǒng)通信質(zhì)量。目前國(guó)內(nèi)外對(duì)超寬帶射頻接收機(jī)都進(jìn)行了研究，特別是在20～3 600 MHz的寬帶接收機(jī)已廣泛用于各類監(jiān)測(cè)和通信系統(tǒng)中。本文在小型化和低功耗的前提下，基于零中頻接收機(jī)的基本架構(gòu)，從射頻信道、頻率合成和基帶處理3個(gè)方面對(duì)2～4 GHz的寬帶接收機(jī)進(jìn)行了設(shè)計(jì)?；诒驹O(shè)計(jì)，可以通過頻段拼接或下變頻技術(shù)，實(shí)現(xiàn)20 MHz～8 GHz或是更高頻段的接收機(jī)前端。

1射頻信道設(shè)計(jì)

超外差射頻接收機(jī)早在1920年發(fā)明至今，憑借其在噪聲低、動(dòng)態(tài)范圍高、選擇性強(qiáng)和抗干擾能力強(qiáng)等諸多優(yōu)點(diǎn)，被廣泛用于各種接收機(jī)中。但是由于一次或多次變頻，導(dǎo)致其結(jié)構(gòu)大和成本高。因此本設(shè)計(jì)采用零中頻接收機(jī)的架構(gòu)，零中頻接收機(jī)發(fā)展至今，技術(shù)已非常成熟，如圖1所示，零中頻接收機(jī)具有電路形式簡(jiǎn)單、體積小和功耗低等優(yōu)點(diǎn)。

如圖1所示，零中頻接收機(jī)將從天線接收到的信號(hào)經(jīng)過放大濾波后，與同頻率且正交的本振信號(hào)混頻，得到相互正交的基帶信號(hào)，即I/Q信號(hào)，基帶信號(hào)通過濾波放大和AD量化后，通過FPGA、DSP處理，形成完整通信系統(tǒng)接收鏈路[1-5]。

圖1 　零中頻接收機(jī)結(jié)構(gòu)圖

為保證AD轉(zhuǎn)換器性能的發(fā)揮和足夠大的輸入動(dòng)態(tài)范圍，寬帶射頻信道前端采用FPGA控制信道增益的方式，通過開關(guān)控制，可以實(shí)現(xiàn)很低的靈敏度和保證強(qiáng)信號(hào)的接收時(shí)不會(huì)使AD溢出，接收機(jī)信道圖如圖2所示。

圖2 　2~4 GHz寬帶接收機(jī)信道圖

天線接收的信號(hào)(頻率范圍2 ～4 GHz)經(jīng)保護(hù)二極管后通過LTCC高低通濾波器，對(duì)帶外低端的信號(hào)進(jìn)行衰減，隨后進(jìn)入一分二的開關(guān)選擇網(wǎng)絡(luò)，2個(gè)信號(hào)通路分別為低噪聲放大器或10 dB模擬衰減電路，然后經(jīng)過一級(jí)高低通濾波器對(duì)帶外信號(hào)進(jìn)行抑制，隨后通過射頻的第二級(jí)低噪聲放大器進(jìn)行放大，以補(bǔ)償濾波器的插入損耗，在信道中，通過放大、濾波以及衰減的合理配置，以實(shí)現(xiàn)信道的增益控制，調(diào)整步進(jìn)為1 dB。信道增益、噪聲系數(shù)和輸出三階截?cái)帱c(diǎn)的仿真結(jié)果如圖3所示：整個(gè)射頻信道增益為20.5 dB，實(shí)現(xiàn)噪聲系數(shù)7 dB，輸出三階截?cái)帱c(diǎn)為27.27 dBm。

圖3　2~4 GHz寬帶接收機(jī)信射頻信道仿真圖

2頻率合成設(shè)計(jì)

設(shè)計(jì)中采用零中頻的接收機(jī)結(jié)構(gòu)，需要的本振頻率為2～4 GHz，鑒于小型化的設(shè)計(jì)思想，采用集成VCO的寬帶頻率合成器ADF4351[6-9]。ADF4351是ADI公司生產(chǎn)的一款低噪聲寬頻帶PLL，歸一化噪聲基地為-221 dBc/Hz，VCO輸出頻率范圍為2 200～4 400 MHz，利用內(nèi)部可編程分頻器，輸出頻率可低至35 MHz。在本設(shè)計(jì)中，需要2 000～4 000 MHz的本振頻率，僅僅是VCO輸出不能進(jìn)行全頻段覆蓋，故將VCO輸出頻率分為2 200～4 000 MHz的一分頻與4 000～4 400 MHz的二分頻的頻率組合，提供覆蓋2 000～4 000 MHz的全頻段本振輸出。

根據(jù)鎖相環(huán)設(shè)計(jì)理論，在VCO壓控靈敏度，鑒相器鑒相增益一定的情況下，PLL的設(shè)計(jì)主要是環(huán)路濾波器的設(shè)計(jì)，利用ADI公司PLL仿真工具ADIsimPLL，采用10 MHz晶振作為參考頻率，鑒相頻率為100 kHz進(jìn)行仿真設(shè)計(jì)，電路圖與環(huán)路濾波器電路圖如圖4所示。在4.4 GHz處的相位噪聲為-113 dBc/Hz@200 kHz，經(jīng)過二分頻，鎖相環(huán)在2.2 GHz處的相位噪聲達(dá)到-119 dBc/Hz@200 kHz，滿足小型化監(jiān)測(cè)接收機(jī)的技術(shù)要求。

圖4　 ADF4351電路圖

3基帶設(shè)計(jì)

基帶變頻采用ADI公司的正交解調(diào)器ADL5380，其覆蓋頻率從400 MHz～6 GHz，具有高隔離度和高動(dòng)態(tài)范圍的優(yōu)點(diǎn)，可廣泛用于CDMA、W-CDMA、TDSCDMA、PHS、LTE與WiMAX標(biāo)準(zhǔn)的系統(tǒng)中，基帶電路圖如圖5所示。

圖5　基帶電路圖

如圖5所示，天線信號(hào)經(jīng)過射頻信道的濾波放大處理后，經(jīng)過ADL5380ACPZ正交解調(diào)為I/Q兩路信號(hào)，分別經(jīng)過兩路帶有抗混疊濾波器的放大器LT6600，LT6600-10實(shí)現(xiàn)濾波和放大功能，該芯片是一塊噪聲極低差分放大器和10 MHz低通濾波器，它將一個(gè)全差分放大器和一個(gè)近似契比雪夫(Chebyshev )頻響的4階10 MHz的低通濾波器集成在一起。大多數(shù)差分放大器都需要多個(gè)精準(zhǔn)的外部元件來(lái)對(duì)增益和帶寬進(jìn)行修整，且濾波器10 MHz截止頻率和通帶波紋是在內(nèi)部設(shè)定，無(wú)需外部元件，芯片內(nèi)部還提供了必要的電平移位，用于輸出共模電壓，I/Q信號(hào)經(jīng)過AD9238雙路模數(shù)轉(zhuǎn)換器的量化，該芯片采用3.3 V供電，速度可選20 MS/s、40 MS/s和65 MS/s。它可以提供與單通道A/D轉(zhuǎn)換器同樣優(yōu)異的動(dòng)態(tài)性能，但是比使用2個(gè)單通道A/D轉(zhuǎn)換器具有更好的抗串?dāng)_性能。AD9238的2個(gè)ADC通道除了共用內(nèi)部的電壓參考源VREF外，其他基本都是獨(dú)立的。AD9238采用流水線工作方式，在每個(gè)時(shí)鐘信號(hào)的上升沿進(jìn)行采樣，經(jīng)過7個(gè)時(shí)鐘周期后，數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上。AD9238的輸出數(shù)據(jù)為TTL/CMOS兼容電平，送入FPGA進(jìn)行FFT和數(shù)字處理，實(shí)現(xiàn)對(duì)信號(hào)的接收和處理的全過程。

4 結(jié)束語(yǔ)

本文所提出寬帶接收機(jī)的設(shè)計(jì)覆蓋整個(gè)S頻段，通過合理的信道、頻合、基帶設(shè)計(jì)，實(shí)現(xiàn)了低噪聲，高動(dòng)態(tài)范圍的射頻前端，在1 kHz分辨率帶寬下，能夠發(fā)現(xiàn)-135 dBm的微弱信號(hào)。本文所設(shè)計(jì)的基帶電路與本振電路的設(shè)計(jì)可以作為獨(dú)立模塊，用于超外差接收機(jī)的可變本振，超寬帶接收機(jī)數(shù)字前端的電路中。本接收機(jī)基于零中頻接收機(jī)的架構(gòu)優(yōu)勢(shì)[10,11]，采用小型化和集成化的器件，能夠?qū)崿F(xiàn)手持式S頻段全頻段監(jiān)測(cè)接收機(jī)，在此基礎(chǔ)上，通過合理的下變頻設(shè)計(jì)，可以實(shí)現(xiàn)更寬頻段的小型化接收機(jī)。

參考文獻(xiàn)

[1]Behzad R.Design Considerations for Direct-Conversion Receivers[J].IEEE Transactions on Circuits and Systems-II：Analog and Digital Signal Processing,1997,44 (6) :1250-1254.

[2]Abidi A A.Direct-conversion Radio Transceivers for Digital Communications[J].Solid-State Circuits,IEEE Journal of Solid-State Circuits,1995,12(30)：1399-1410.

[3]陳志恒,宋琦明.零中頻無(wú)線接收機(jī):理想、現(xiàn)實(shí)與演化[J].電子產(chǎn)品世界,2002(11A):56-59.

[4]張亮,李亞光.TD- SCDMA終端直接變頻收發(fā)信機(jī)的設(shè)計(jì).電子技術(shù)應(yīng)用,2005,31(11):69-72.

[5]曾昭林,王玉華.零中頻技術(shù)在接收機(jī)中的應(yīng)用[J].通信與廣播電視,2003(4):1-7.

[6]馮江華.現(xiàn)代微波PLL跳頻源低相位噪聲研究與設(shè)計(jì)[D].西安:電子科技大學(xué),2003：30-35.

[7]馬國(guó)勝,楊露怡．ADF4350低相噪頻率合成器在射頻無(wú)線通信設(shè)備中的應(yīng)用[J].應(yīng)用天地,2009，28(4) :65-69.

[8]單月忠,劉太君,葉焱,等.基于ADF4351的頻率源設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電通信技術(shù),2014，40(6):85-88.

[9]薛軍,潘高峰,謝勇.基于ADF4350的多頻段信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電工程,2011,41(11)：53-55.

[10]李智群,王志功.零中頻射頻接收機(jī)技術(shù)[J].電子產(chǎn)品世界,2004(7)：69-72.

[11]齊青茂,王巖建,張華沖.中頻采樣全數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電通信技術(shù),2012,38(4)：77-80.

Small Front-end Design of a 2~4 GHz Wideband Receiver

YU Jiang,CAO Yun-jian,XIONG Tao

(Guangzhou Haige Communications Group Incorporated Company,Guangzhou Guangdong 510656,China)

Abstract：For ultra-wideband of 2~4 GHz,a method of wideband receiver front-end design is proposed,which includes RF channel design,frequency synthesizer design and baseband circuit design.Given the small size of the design,the RF front-end adopts a zero-IF receiver architecture,uses LTCC filters to realize a noise figure of better than 8 dB,and achieves an output of third-order intercept point better than 27 dBm (low-noise mode).The frequency synthesizer adopts a VCO integrated PLL chip ADF4351,realizing a SSB phase noise better than -110 dBc/Hz @ 200 kHz,and the scanning speed is better than 40 GHz/s.The baseband circuit uses an ADL5380 quadrature demodulator and a 12-bit dual-channel AD converter AD9238,which achieves 20 MHz-bandwidth simultaneous I/Q dual demodulation.By FPGA or DSP processing,it can be widely used in portable miniaturized monitoring receivers or communications receivers.

Key words：2~4 GHz direct sampling receiver; ADF4351; ADL5380

中圖分類號(hào)：TN911.3

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1003-3114(2016)02-96-3

作者簡(jiǎn)介：余江 (1985—)，男，碩士研究生，主要研究方向：射頻信道技術(shù)。曹云建(1981—)，男，高級(jí)工程師/碩士研究生，主要研究方向：射頻接收機(jī)技術(shù)。

收稿日期：2015-12-14

doi:10.3969/j.issn.1003-3114.2016.02.25

引用格式：余江，曹云建，熊韜.一種2～4 GHz寬帶接收機(jī)的小型化前端設(shè)計(jì)[J].無(wú)線電通信技術(shù),2016,42(2):96-98.