一種基于CPCI-E總線的頻譜監(jiān)測設(shè)備設(shè)計(jì)與實(shí)現(xiàn)

岳新宇

(中國電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

?

一種基于CPCI-E總線的頻譜監(jiān)測設(shè)備設(shè)計(jì)與實(shí)現(xiàn)

岳新宇

(中國電子科技集團(tuán)公司第五十四研究所，河北 石家莊 050081)

摘要：針對傳統(tǒng)的頻譜監(jiān)測設(shè)備存在功能單一、通用性差、設(shè)備量大和集成度低等缺點(diǎn)，提出了一種新的基于CPCI-E總線的頻譜監(jiān)測測向設(shè)備設(shè)計(jì)方法。該方法基于標(biāo)準(zhǔn)化和模塊化的設(shè)計(jì)思路，采用了CPCI-E總線技術(shù)，既提升了設(shè)備數(shù)據(jù)吞吐能力和信號處理性能，又提升了設(shè)備功能重構(gòu)和模塊互換能力。新設(shè)備不僅具有瞬時監(jiān)測頻段寬、測向精度高和自動化程度高等特點(diǎn)，且能夠滿足于多信號、多模式和多體制的頻譜監(jiān)測測向需求。

關(guān)鍵詞：頻譜監(jiān)測測向設(shè)備；CPCI-E總線；模塊化；標(biāo)準(zhǔn)化

0引言

在電磁頻譜管理領(lǐng)域中，傳統(tǒng)的監(jiān)測設(shè)備或系統(tǒng)存在功能單一、設(shè)備不標(biāo)準(zhǔn)、通用性差、可維護(hù)性差、設(shè)備量大和集成度低等缺點(diǎn)，通常只適用于常規(guī)通信信號的監(jiān)測和偵察，而對跳頻信號、擴(kuò)頻信號和雷達(dá)信號的監(jiān)測和測向通常需要不同的專用設(shè)備[1-7]。因此，開發(fā)一種模塊可互換、硬件可重組、軟件可重構(gòu)、規(guī)?？蓴U(kuò)展和任務(wù)可并發(fā)處理的新一代頻譜監(jiān)測測向設(shè)備，已然成為電磁頻譜管理領(lǐng)域關(guān)鍵技術(shù)發(fā)展的迫切要求。

針對此需求，提出了一種基于CPCI-E總線的新型頻譜監(jiān)測測向設(shè)備方法。該方法遵循硬件通用化、功能可重構(gòu)與集成化的設(shè)計(jì)思想，可快速組裝、構(gòu)建成適合不同應(yīng)用場景的頻譜監(jiān)測測向設(shè)備；運(yùn)用了硬件多通道和軟件多線程的方法，增強(qiáng)了新設(shè)備對跳頻、擴(kuò)頻和突發(fā)等多體制信號的監(jiān)測能力和多任務(wù)并行處理能力；并通過應(yīng)用軟件模塊和硬件模塊的可擴(kuò)展性和動態(tài)配置，使設(shè)備具有良好的擴(kuò)展和升級能力，能夠更好地適應(yīng)現(xiàn)代和未來復(fù)雜電磁環(huán)境下頻譜監(jiān)測測向設(shè)備的更高需求。

1新型頻譜監(jiān)測測向設(shè)備的總體設(shè)計(jì)思想

基于CPCI-E總線的模塊化監(jiān)測測向設(shè)備針對需求進(jìn)行了優(yōu)化設(shè)計(jì)，采用了模塊化和開放式可擴(kuò)展的標(biāo)準(zhǔn)化體系架構(gòu)，實(shí)現(xiàn)了電磁頻譜監(jiān)測測向設(shè)備的模塊可互換、硬件可重組、軟件可重構(gòu)和規(guī)?？蓴U(kuò)展。該設(shè)備基于開放式架構(gòu)，采用了CPCI-E標(biāo)準(zhǔn)總線[8]，實(shí)現(xiàn)了數(shù)據(jù)的高速傳輸，提升了系統(tǒng)擴(kuò)展能力，通過軟件升級和硬件更新來提升設(shè)備的性能；軟件與硬件耦合弱，系統(tǒng)結(jié)構(gòu)層次清楚，提升了模塊互換能力。

該設(shè)計(jì)的總體理念具體表現(xiàn)在以下幾個方面：

① 母板采用標(biāo)準(zhǔn)PCI-Express總線，可提升各模板件的數(shù)據(jù)吞吐能力，可以很好地解決I/O大數(shù)據(jù)下讀寫的瓶頸問題[9]；

② 基于軟件無線電的設(shè)計(jì)思想，主控模板的CPU采用Intel I7處理器，信號處理模塊采用雙DSP+ FPGA的處理架構(gòu)，可提升數(shù)據(jù)實(shí)時處理、并發(fā)處理和多任務(wù)處理的能力；

③ 射頻接收模塊采用了低噪聲、大動態(tài)、寬帶射頻前端技術(shù)和高速大動態(tài)采樣技術(shù)，能夠在100 kHz～40 GHz范圍內(nèi)對電磁頻譜環(huán)境進(jìn)行實(shí)時監(jiān)測和大動態(tài)范圍內(nèi)的信號接收或處理，對待監(jiān)測的信號進(jìn)行快速和高效地測量分析，并使得該監(jiān)測設(shè)備能更好地適應(yīng)跳頻、擴(kuò)頻、猝發(fā)、雷達(dá)和測控等特殊類型信號的監(jiān)測和測向；

④ 方案中設(shè)備機(jī)箱供電采用交流220 V供電，交流供電適應(yīng)環(huán)境范圍廣。交流電經(jīng)電源模塊變換輸出3路+12 V(數(shù)字、模擬、風(fēng)扇各使用1路)、2路+5 V(數(shù)字、模擬各使用1路)共5路直流電源輸出，足以滿足多種模塊的用電要求。

2硬件平臺結(jié)構(gòu)的標(biāo)準(zhǔn)化和通用化設(shè)計(jì)

基于CPCI-E總線的模塊化監(jiān)測測向設(shè)備平臺采用標(biāo)準(zhǔn)設(shè)備機(jī)箱+各種功能模塊的架構(gòu)，在設(shè)備機(jī)箱內(nèi)插裝不同的硬件模塊，并可裝載不同的如應(yīng)用軟件模塊、DSP軟件模塊和FPGA軟件模塊[10]等各類的標(biāo)準(zhǔn)模塊，以滿足不同的功能需求。

本設(shè)計(jì)方案中采用了標(biāo)準(zhǔn)化和通用統(tǒng)一結(jié)構(gòu)設(shè)計(jì)，標(biāo)準(zhǔn)設(shè)備機(jī)箱設(shè)計(jì)為通用統(tǒng)一的5U拼接屏蔽機(jī)箱，具有良好的電磁屏蔽性能和抗沖擊振動性能，能滿足固定、車載、機(jī)載設(shè)備對電磁兼容性和沖擊和振動等環(huán)境適應(yīng)性的要求。5U機(jī)箱中可最多插裝17個6U 4HP模塊，最大利用機(jī)箱空間。機(jī)箱可插裝1個主控處理模塊、1個交換模塊和15個外設(shè)模塊。在機(jī)箱內(nèi)部結(jié)構(gòu)設(shè)計(jì)時，對機(jī)箱散熱進(jìn)行了熱仿真設(shè)計(jì)和優(yōu)化風(fēng)道設(shè)計(jì)，并充分利用內(nèi)部結(jié)構(gòu)件進(jìn)行傳導(dǎo)散熱，使機(jī)箱可滿足450 W散熱需求；任務(wù)功能接口接插件安裝于機(jī)箱的后面板，而調(diào)試及測試接口設(shè)計(jì)在機(jī)箱的前面板，便于設(shè)備的調(diào)試或測試，其結(jié)構(gòu)設(shè)計(jì)示意圖如圖1所示。

基于CPCI-E總線的模塊化監(jiān)測測向設(shè)備的功能模塊分為主控模塊、外設(shè)模塊、交換模塊和BITE控制模塊等4大類。主控模塊和交換模塊總線接口及接插件選型符合“Compact-PCI Express PCIMG EXP.0 R1.0 Specification”規(guī)范(以下簡稱規(guī)范一)。外設(shè)模塊分為數(shù)模混合模塊和數(shù)字處理模塊兩類，均采用了統(tǒng)一的盲插屏蔽結(jié)構(gòu)設(shè)計(jì)，簡化母板及機(jī)箱結(jié)構(gòu)設(shè)計(jì)，可提升設(shè)備的維修性、保障性及電磁兼容性。

圖1　標(biāo)準(zhǔn)設(shè)備機(jī)箱結(jié)構(gòu)圖

外設(shè)模塊的對外接口連接設(shè)計(jì)為電源供電區(qū)、高速數(shù)據(jù)連接區(qū)和射頻連接區(qū)等3類。電源供電區(qū)、高速數(shù)據(jù)連接區(qū)的總線接口及接插件選型符合規(guī)范一，射頻連接區(qū)的射頻連接器選用SBMA連接器，射頻信號通過盒體后面板上的SBMA插頭輸入/輸出，模塊間的射頻信號均通過母板上的SMA/SBMA-KFK連接器完成連接，拆裝外設(shè)模塊時不需拆裝電纜，提高設(shè)備的維修性。在設(shè)計(jì)外設(shè)模塊屏蔽盒時也綜合考慮到了屏蔽和散熱的功能需求。

3設(shè)備電路的模塊化與集成化設(shè)計(jì)

3.1母板設(shè)計(jì)

母板是監(jiān)測測向設(shè)備的重要部件，擔(dān)負(fù)各模塊間及外部的控制指令、數(shù)據(jù)傳輸，以及外設(shè)模塊間及外部接口間的射頻連接。

母板設(shè)計(jì)為17槽背板，槽1為系統(tǒng)槽，插裝主控模塊；槽4插裝交換模塊；其它槽插裝外設(shè)模塊。其中槽17即可插裝外設(shè)模塊，也可插裝BITE模塊。各模塊間的指令/數(shù)據(jù)傳輸采用PCI Express總線及SRIO等點(diǎn)對點(diǎn)的高速串行總線技術(shù)，解決了傳統(tǒng)并行總線如PCI總線的傳輸速率低和電路板設(shè)計(jì)復(fù)雜及成本高等方面的不足。母板設(shè)計(jì)也是遵循按規(guī)范一設(shè)計(jì)，電路原理圖如圖2所示。

圖2　母板電路原理圖

總線全部設(shè)計(jì)為PCIe×4總線，且兼容PCIe×1。PCIe×4總線理論傳輸速率為1 000 Mbytes/s，實(shí)測連續(xù)傳速度高于750 Mbytes/s，遠(yuǎn)遠(yuǎn)高于PCI總線的128 Mbps理論傳輸速率。主控模塊輸出4個PCIe×4總線，分別連接前三外設(shè)模塊及交換模塊。交換模塊對PCIe總線進(jìn)行擴(kuò)展，輸出12個PCIe×4總線分別與其他外設(shè)模塊連接。若外設(shè)計(jì)模塊少于3個時，可不用交換模塊，以節(jié)約成本。另外，外設(shè)模塊1、2、3相互之間采用SRIO×4實(shí)現(xiàn)數(shù)據(jù)通信。SRIO每個信道傳輸速率為3.125 Gb/s，每個信道單方向最高可以到312.5 Mbytes/s，實(shí)測時模塊間雙向收發(fā)傳輸速度均可達(dá)1 Gbytes/s以上。

3.2模塊設(shè)計(jì)

3.2.1主控模塊

主控模塊負(fù)責(zé)分機(jī)控制、信號處理和對外通信等功能，是監(jiān)測測向設(shè)備的核心部件，直接影響設(shè)備的整體性能。主控模塊同樣遵循規(guī)范一設(shè)計(jì)，其CPU采用Intel i7 4核2.0 GHz板載CPU，并配有2 Gbytes板載DDRⅢ內(nèi)存顆粒，外存儲器采用128 G的寬溫SLC存儲高速電子盤和CF卡，可為設(shè)備提供高性能計(jì)算處理能力及高速數(shù)據(jù)存儲讀寫能力。另外，主控模塊配有標(biāo)準(zhǔn)的PCIE總線、VGA、千兆以太網(wǎng)、USB和音頻等接口。

3.2.2交換模塊

CPCI-E交換板基于PLX公司的PEX8648交換芯片設(shè)計(jì)，通過兩片PEX8648級聯(lián)提供1個PCIe×8 Uplink端口和PCIe×16個4Downlink端口。傳輸協(xié)議遵循PCI-E 2.0規(guī)范，向下兼容PCI-E 1.0a/1.1，所有端口支持全速度，并可自適應(yīng)鏈路帶寬，上行端口可自適應(yīng)協(xié)商鏈路帶寬從×8到×4、×2、×1，上行端口可自適應(yīng)協(xié)商鏈路帶寬從×4到×2、×1。

3.2.3外設(shè)模塊

文中頻譜監(jiān)測測向設(shè)備提供多種外設(shè)模塊，通過不同模塊的組合并配備不同的軟件，可以快速構(gòu)造出不同功能的頻譜監(jiān)測測向接收機(jī)，以適應(yīng)于特殊用途的應(yīng)用場景。

外設(shè)模塊分為數(shù)字處理模塊和模擬模塊2類。數(shù)字處理模塊包括信號處理模塊、多通道采樣預(yù)處理模塊和多通道采樣處理模塊等；模擬模塊由短波信道、超短波信道，超短波本振模塊、參考源與短波自校源模塊、參考源與超短波自校源模塊等組成。采樣預(yù)處理模塊采用“高速大動態(tài)A/D+高速大容量FPGA”方案，實(shí)現(xiàn)了寬帶、高靈敏度和大動態(tài)的采樣及變頻處理；數(shù)字處理模塊采用“高速大容量FPGA+多核DSP”方案，提升處理性能，可實(shí)現(xiàn)頻譜監(jiān)測、測向處理、信號檢測識別、信號解調(diào)等多任務(wù)、實(shí)時和并行處理，提高了復(fù)雜電磁環(huán)境下多模多體制信號的捕獲和自動監(jiān)測能力，滿足了現(xiàn)代頻譜監(jiān)測管理的任務(wù)需求。模擬模塊采用小型化高性能接收技術(shù)，不僅大大減少了設(shè)備的體積及重量，而且實(shí)現(xiàn)設(shè)備寬帶下的高靈敏度和大動態(tài)接收。另外，每個模塊設(shè)計(jì)有BITE電路及接口，頻譜監(jiān)測測向設(shè)備并提供BITE控制模塊[11-13]。

4設(shè)計(jì)工程應(yīng)用案例

4.1短波/超短波頻譜監(jiān)測設(shè)備實(shí)現(xiàn)

短波/超短波頻段(1.5 MHz~3 GHz)是電磁頻譜監(jiān)測管理的重要頻段，該頻段的頻譜監(jiān)測設(shè)備采用了本文的設(shè)計(jì)方案，主要由標(biāo)準(zhǔn)機(jī)箱配以主控模塊、交換模塊、雙通道采樣處理模塊、短波信道、超短波信道、超短波一本振、超短波二三本振和BITE控制模塊等組成，設(shè)備實(shí)現(xiàn)原理圖如圖3所示。

雙通道采樣處理模塊設(shè)計(jì)有2個獨(dú)立的采樣及處理通道，可對兩路采樣數(shù)據(jù)獨(dú)立并行處理，因此設(shè)備的2個接收通道——短波接收處理通道和超短波接收處理通道可獨(dú)立工作和并行監(jiān)測處理。雙通道采樣處理模塊的高速大容量FPGA主要用于采樣數(shù)據(jù)的變頻處理及FFT運(yùn)算，多核DSP用于實(shí)現(xiàn)多路信號的檢測、識別或解調(diào)運(yùn)算。通過主控模塊的任務(wù)調(diào)度和控制，該監(jiān)測設(shè)備可實(shí)現(xiàn)短波、超短波的獨(dú)立接收處理，頻譜監(jiān)測、信號檢測、信號識別和解調(diào)的實(shí)時并行處理。

圖3　短波/超短波頻譜監(jiān)測設(shè)備實(shí)現(xiàn)原理圖

短波/超短波頻譜監(jiān)測設(shè)備配以相應(yīng)的接收天線和天線選擇開關(guān)，即為頻譜監(jiān)測系統(tǒng)。若配以其他頻段的下變頻器和天線可實(shí)現(xiàn)監(jiān)測頻段的擴(kuò)展。

4.2多通道超短波頻譜監(jiān)測測向設(shè)備實(shí)現(xiàn)

多通道超短波頻譜監(jiān)測測向設(shè)備是電磁頻譜監(jiān)測系統(tǒng)標(biāo)配的專用設(shè)備，該設(shè)備采用了本文的設(shè)計(jì)方法，組成原理圖如圖4所示，主要由標(biāo)準(zhǔn)機(jī)箱、主控模塊、交換模塊、信號處理模塊、多通道采樣預(yù)處理模塊、超短波信道、超短波一本振、超短波二本振、超短波三本振、參考源與超短波自校源和BITE控制模塊等模塊組成。該設(shè)備采用監(jiān)測測向一體化技術(shù)，實(shí)現(xiàn)了寬帶搜索、信號監(jiān)視、多模式測向、信號分析和解調(diào)等功能。

圖4　多通道超短波頻譜監(jiān)測測向設(shè)備實(shí)現(xiàn)原理圖

5結(jié)束語

本文提出的頻譜監(jiān)測設(shè)備設(shè)計(jì)方法中采用CPCI-E總線技術(shù)，解決了設(shè)備內(nèi)部數(shù)據(jù)傳輸帶寬的瓶頸，提升信號處理性能；采用了標(biāo)準(zhǔn)化和模塊化設(shè)計(jì)方法，提升了設(shè)備功能重構(gòu)和模塊互換能力；采用了多通道和軟件多線程的方法，增強(qiáng)了跳頻、擴(kuò)頻、突發(fā)等多體制信號的監(jiān)測能力和多任務(wù)并行處理能力。新方法在多型頻譜監(jiān)測測向設(shè)備中的應(yīng)用效果表明，該方法可滿足新形勢下復(fù)雜電磁環(huán)境頻譜監(jiān)測的需求，具有重要的工程實(shí)用價值。

參考文獻(xiàn)

[1]王樹剛，徐文娟.電磁頻譜監(jiān)測系統(tǒng)設(shè)計(jì)分析[J].無線電工程，2012，42(6)：39-41.

[2]殷云志，解建偉.基于傳感器協(xié)作網(wǎng)絡(luò)的信號監(jiān)測技術(shù)研究[J].無線電工程,2014,44(7):15-18.

[3]邢占春，曹芳菊,黃進(jìn)燕，等.基于CPCI總線的多卡實(shí)現(xiàn)32路采集平臺設(shè)計(jì)[J].無線電工程，2014，44(4)：77-80.

[4]孫磊,安建平.基于軟件無線電的無線頻譜測量設(shè)備設(shè)計(jì)[J].計(jì)算機(jī)測量與控制,2007,15(2):1822-1823.

[5]李朝海,羅超,王杰峰.多客戶端頻譜監(jiān)測設(shè)備系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2014,40(9):68-71.

[6]吳青萍,周玉.超短波頻譜監(jiān)測網(wǎng)絡(luò)化設(shè)備設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2012,35(11):110-112.

[7]吳拓.偵察接收一體式寬帶數(shù)字設(shè)備設(shè)計(jì)[J].航天電子對抗,2009,25(6):43-46,53.

[8]雷迎科,鐘子發(fā).CPCI-E背板設(shè)計(jì)與仿真[J].計(jì)算機(jī)與現(xiàn)代化,2012(11):203-208.

[9]郭峰,林光福,鮮于運(yùn)香.基于CompactPCI Express 總線的計(jì)算機(jī)體系架構(gòu)研究[J].工業(yè)控制計(jì)算機(jī),2011,24(11):15-17.

[10]張德民,李明,李楊,等.基于SRIO的FPGA間數(shù)據(jù)交互系統(tǒng)設(shè)計(jì)與應(yīng)用[J].重慶郵電大學(xué)學(xué)報(bào),2013,25(6):738-742.

[11]郭漢橋,褚麗麗.幾種功能電路的BIT 測試方案設(shè)計(jì)及其仿真[J].電子與封裝,2010,10(8):14-16,20.

[12]鄭文榮,夏清濤.幾種功能電路的BIT 測試方案設(shè)計(jì)及其仿真[J].艦船電子工程,2012,32(12):131-132,152.

[13]張賢志,楊紅梅,盛文,等.基于CAN總線的雷達(dá)裝備BIT 故障診斷專家系統(tǒng)研究[J].微型機(jī)與應(yīng)用,2011,30(3):58-60.

ANovel Scheme of Spectrum Monitoring Direction-finding Device Basedon CPCI-E Bus

YUE Xin-yu

(The 54th Research Institute of CETC,Shijiazhuang Hebei 050081,China)

Abstract：Considering the disadvantages of traditional spectrum monitoring and direction-finding devices such as single function,poor commonality and low integration degree,a novel scheme of spectrum monitoring direction-finding device based on CPCI-E bus is proposed.The scheme is based on standard and modular design ideas and uses CPCI-E bus technology,which not only improves the data throughput and signal processing performance,but also enhances the device’s ability of function reconstruction and module interchanging.The new device not only has the characteristics of wide instantaneous monitoring frequency band,high accuracy and high automation degree,but also can meet the requirements of multi-signal,multi-mode and multi-system spectrum monitoring and direction finding.

Key words：spectrum monitoring direction-finding device;CPCI-E bus;modularization;standardization

中圖分類號：TN911

文獻(xiàn)標(biāo)識碼：A

文章編號：1003-3114(2016)02-88-4

作者簡介：岳新宇(1975—)，男，高級工程師，主要研究方向：無線頻譜監(jiān)測與管理、通信對抗及無線通信系統(tǒng)等。

基金項(xiàng)目：國家部委基金資助項(xiàng)目

收稿日期：2015-12-18

doi:10.3969/j.issn.1003-3114.2016.02.23

引用格式：岳新宇.一種基于CPCI-E總線的頻譜監(jiān)測設(shè)備方案[J].無線電通信技術(shù),2016,42(2):88-91.