基于FPGA的光纖縱差保護同步接口設計

馬澤偉，吳嘉龍，李 坤

(西安電子科技大學電子工程學院，陜西西安 710071)

繼電保護是電力系統(tǒng)安全穩(wěn)定運行的重要保障，而光纖通信技術的發(fā)展使得光纖在繼電保護中得到了廣泛應用，以光纖為媒質的電流縱差保護因有其他保護形式無法比擬的優(yōu)點正受到越來越多的關注和應用。光纖縱差保護中，兩側裝置如何可靠、準確地同步是設計的重點，因此光纖縱差保護中同步接口的設計較為關鍵［1］。另外，如何改善通信的可靠性也是研究的重點問題。當保護裝置直連時，須配置光纖數(shù)字同步接口;當保護裝置通過PCM交換機或PDH/SDH設備進行遠距離傳輸數(shù)據(jù)時，必須提供符合 ITU－T G.703 的同向 64 kbit·s－1接口器或 2.048 Mbit·s－1接口器，這兩種接口也是數(shù)字同步接口，一般在與主保護裝置配套的光端機中實現(xiàn)。

傳統(tǒng)的保護同步接口電路設計是采用許多相關的芯片堆砌電路，這不但降低了通信的可靠性，同時也難以靈活滿足保護系統(tǒng)的要求。而靈活運用大規(guī)?？删幊踢壿嫾夹g，設計出完善的符合要求的專用電路，不但大幅改善了通信性能，且使得整個同步接口系統(tǒng)通信可靠、靈活、維護方便［4］。

1 光纖縱差保護系統(tǒng)構成和通信方式

1.1 光纖縱差保護的系統(tǒng)構成

光纖縱差保護的基本原理是通過交換線路兩側的模擬量，比較兩側電流方向或大小來判斷被保護線路上是否發(fā)生了短路，以決定保護是否動作。其理論基礎是基爾霍夫電流定律，對于電力系統(tǒng)高壓、超高壓輸電線路保護來說，其具有良好的“天然”選相能力和良好的網(wǎng)絡拓撲適應能力，對于提高電力系統(tǒng)的安全穩(wěn)定性和輸電供電的靈活性，具有重要意義。圖1是兩端光纖電流縱差保護裝置構成線路保護的典型示意圖。

圖1 光纖電流縱差保護系統(tǒng)構成

1.2 光纖縱差保護的通信方式

當被保護的高壓線路距離較短時，直接在兩個站點的核心或匯聚設備之間連接兩根光纖，如圖2所示，兩端光纖縱差保護裝置的數(shù)字同步接口采用專用光纖直接連接。

圖2 專用光纖方式連接

當被保護的高壓線路距離較長時，兩端光纖縱差保護裝置必須通過復接設備交換數(shù)據(jù)，如圖3所示。由于直接用光纖傳輸損耗過大，所以保護裝置兩側增加光端機和數(shù)字復接設備。其中光端機將電信號轉換成光信號進行遠距離傳輸，數(shù)字復接技術提高了傳輸速率，擴大了傳輸容量，進而提高了傳輸效率。

圖3 數(shù)字復接方式連接

2 硬件實現(xiàn)方案

光纖縱差保護裝置無論是采用專用方式連接還是復用方式連接，都涉及到兩端裝置同步以及通信可靠的問題，因此同步接口是光纖縱差保護中的重要組成部分。在進行同步接口設計時，未采用傳統(tǒng)的芯片堆砌方法，而是采用大規(guī)模現(xiàn)場可編程陣列芯片，與同步通信和傳輸有關的邏輯則在FPGA內部實現(xiàn)。

2.1 通信板硬件實現(xiàn)

保護裝置中的同步接口放在數(shù)字同步接口板中實現(xiàn)，SCC(串行通信控制器)與CPU進行數(shù)據(jù)交互，其余工作由FPGA完成?？紤]通道冗余和“T”型線路，保護裝置設計了A和B兩個通道，雖可用一片F(xiàn)PGA來完成兩個通道的所有設計，由于電力系統(tǒng)中保護的重要性，設計為每個通道用一片F(xiàn)PGA。另外，SCC的工作也可放在FPGA內部實現(xiàn)，但這樣大幅增加了FPGA的工作量，人為地延長了開發(fā)周期，硬件方案如圖4所示。

圖4 通信板結構框圖

2.2 光端機硬件實現(xiàn)

當保護裝置復接方式連接時，符合ITU－T G.703的同向64 kbit·s－1接口和E1接口在配套的光端機中實現(xiàn)。光端機采用一片F(xiàn)PGA實現(xiàn)全部軟件功能，光端機硬件結構如圖5所示。

圖5 光端機結構框圖

2.3 FPGA選擇

在Quartus II 9.0下對各模塊進行如碼型變換、數(shù)字鎖相環(huán)、FIFO、串并變換、碼速調整等編程仿真后統(tǒng)計所需硬件資源，并考慮各環(huán)節(jié)幀失步、誤碼告警、誤碼糾錯、信號中斷、幀校驗等擴展功能，另外，考慮和復接設備進行E1通訊有必要做好成幀和非成幀兩種方式。另外，為升級需要，F(xiàn)PGA還預留了附加信息接口。選擇Altera公司的Cyclone II系列EP2C5Q208C8芯片，配置芯片采用 EPCS1。FPGA的資源如表1所示。

表1 FPGA資源

如表1所示，此芯片提供了豐富的資源，能充分滿足軟件設計和系統(tǒng)升級的需要，RAM塊能方便足夠寬度和深度的FIFO單元設計，PLLs單元能為整個邏輯提供可靠精確的時鐘樹，滿足系統(tǒng)的時序邏輯設計。I/O管腳還能輸入輸出各種差分電平，增強了信號的抗干擾能力。

3 軟件實現(xiàn)方案

3.1 同步接口板實現(xiàn)邏輯

保護裝置中的同步接口實現(xiàn)原理如圖6所示。通信控制器送來的保護數(shù)據(jù)連同附加信息一起傳送到線路對端。因為附加信息的速率與保護數(shù)據(jù)速率不同，所以要插入適當比特，然后進入編碼模塊變成適合在光纖中傳輸?shù)拇a流，經(jīng)光模塊發(fā)送到光纖中，這里光纖信道碼型采用CMI碼。接收時，信號分成兩路，一路送數(shù)字鎖相環(huán)模塊，恢復出系統(tǒng)所需的各個時鐘;另一路進入信道解碼模塊，然后經(jīng)串并變換模塊進行數(shù)據(jù)分流，得出保護數(shù)據(jù)送給通信控制器。時鐘選擇模塊根據(jù)保護裝置工作在專用方式還是復接方式，來選擇發(fā)送時鐘是內時鐘還是外時鐘。同步接口板B通道軟件方案和A通道相同。

圖6 通信板實現(xiàn)邏輯

3.2 光端機實現(xiàn)邏輯

為適應變電站現(xiàn)場的情況，設計的光端機可提供1路E1接口和多路64 kbit·s－1接口。兩種接口可任意選擇，64 kbit·s－1接口也可任意組合，配置靈活。另外，光端機對外還提供各種中斷、失步和告警等信息。從圖7可看出，同步接口板FPGA的一些軟件模塊可以在光端機內部直接得到復用。

圖7 光端機實現(xiàn)邏輯

4 部分模塊仿真

軟件采用Verilog HDL語言編寫，Verilog HDL是由Gateway Design Automation公司于20世紀80年代開發(fā)，并于1987年成為IEEE的一種標準語言［3］。使用Verilog HDL處理的內部邏輯能方便地修改、移植、升級，從而適應光纖縱差保護中的特殊需要。另外，通信板同步接口中的一些軟件模塊也可在光端機中直接得到復用，無需再進行測試。更重要的是，Verilog HDL編寫的數(shù)字鎖相環(huán)的各個參數(shù)能方便修改，既能提高時鐘跟蹤速度，又能提高同步精度，這對于整個鏈路的同步非常重要。

4.1 CMI編碼模塊

常見的線路碼型有mBnB碼、mB1P碼、mB1C碼、CMI碼和DMI碼、擾碼、Biphase碼和DM碼，光纖線路碼的性能體現(xiàn)在線路速率、功率譜、誤碼增殖系數(shù)、誤碼監(jiān)測、碼字再同步時間、傳輸附加信息的可能性、比特序列獨立性(BSI)、系統(tǒng)的復雜性等9個方面。綜合考慮，采用CMI碼作為光纖線路傳輸碼。其變換規(guī)則為:“0”碼變換為“01”碼，“1”碼變換為交替的“00”和“11”碼。相應仿真時序如圖8所示，為觀察對比方便，部分輸出波形向前挪移了幾個周期。

nrz:in std_logic;－－輸入NRZ碼流數(shù)據(jù)

clkin2:in std_logic;－－用于CMI編碼的時鐘

cmicodeo:out std_logic－－編碼后的數(shù)據(jù)

圖8 CMI編碼模塊仿真

4.2 HDB3編解碼模塊

ITU－T G.703規(guī)定E1接口信道編碼采用HDB3碼。HDB3碼是AMI碼的改進型，主要是為了防止電路出現(xiàn)長時間無脈沖狀態(tài)。編碼分為3步:插“V”碼，插“B”碼和統(tǒng)一極性變換。相應的仿真時序如圖9所示。

add_v:process(clk2m，reset)－ －插“V”碼

add_b:process(clk2m)－ －插“B”碼

output:process(clk2m)－－極性變換

圖9 HDB3編碼模塊仿真

HDB3解碼比較簡單，當遇到兩個非零值同極性時就檢出了“V”碼，然后將前3個數(shù)據(jù)清零即可。仿真時序如圖10所示。

圖10 HDB3解碼模塊仿真

4.3 數(shù)字鎖相環(huán)模塊

數(shù)字鎖相環(huán)由3個模塊組成，即數(shù)字鑒相器(DPD)、數(shù)字環(huán)路濾波器(DLF)和數(shù)字壓控振蕩器(DCO)組成。不同類型的模塊構成不同類型的鎖相環(huán)，這里采用超前滯后型鎖相環(huán)(LL－DPLL)從數(shù)據(jù)碼流中提取時鐘，DPLL原理如圖11所示。

圖11 DPLL結構

由于從數(shù)據(jù)碼流中提取時鐘需要一個高倍的時鐘源，采用Quartus II下自動生成的PLL IP核對晶振輸入的時鐘進行倍頻，然后結合解碼模塊，如圖12所示。BPDPLL為倍頻模塊，Div20PLL為時鐘提取模塊，cmitonrz為解碼模塊。實驗測得數(shù)字鎖相環(huán)的同步精度＜12 ns，同步建立時間約為2 ms。

圖12 倍頻+DPLL+CMI解碼

5 裝置測試

表2 測試設備

兩臺PCM可直接互連，也可通過E1口和SDH設備連接，如圖13所示。兩臺SDH設備采用光纖連接，PCM和SDH設備廠商都提供自環(huán)測試功能。

圖13 裝置測試

(1)E1測試方案。1)先在M側，將同步接口板設置成光纖自環(huán)方式，以檢測保護設備是否工作正常。2)將M側設置成近程COM2電自環(huán)工作方式，這樣檢測可區(qū)分出是其他通訊廠家設備或者通道的問題還是自身裝置的問題。3)遠程電自環(huán)方式，即將N側的SDH設備進行自環(huán)，檢測遠程通道是否正常。4)將N側的光端機進行自環(huán)，進一步檢測通信設備和通信通道。5)在N側進行同樣的測試工作。6)用可變光衰減器改變光纖線路上的光功率，記錄光功率值，并記錄保護裝置和光端機誤碼情況。7)模擬現(xiàn)場光接頭可能接觸不良或者沒插好的情況，記錄光功率和誤碼情況。8)用誤碼儀進行誤碼測試，并測試數(shù)據(jù)延時和時鐘漂移、抖動等情況。

(2)64 kbit·s－1測試方案。測試方法和 E1測試類似。

按照測試方案得到的測試結果基本達到了設計要求，有待進一步優(yōu)化。

6 結束語

以Cyclone II FPGA芯片為核心構造的光纖縱差保護同步接口有以下幾個突出的優(yōu)點:FPGA使整個同步接口硬件架構簡潔、穩(wěn)定，軟件模塊清晰、同步性能優(yōu)越;利用同樣的硬件平臺實現(xiàn)E1接口和64 kbit·s－1接口，軟硬件得到復用，產(chǎn)品測試和維護均方便;Verilog HDL作為IEEE的一種標準語言，其處理的 FPGA內部邏輯靈活，能適應光纖縱差保護中的特殊需要。FPGA內部由統(tǒng)一時序進行控制，在硬件保持不變的前提下，通過軟件邏輯的不同組態(tài)，可實現(xiàn)不同的功能，軟件升級方便;該設計和方案成功應用在光纖縱差保護裝置中，實驗證明通信穩(wěn)定可靠，通道時延小。FPGA實現(xiàn)的同步接口使得保護光纖縱差保護中兩端裝置能嚴格同步、準確、可靠地進行數(shù)據(jù)信息交互。隨著大規(guī)模可編程邏輯器件技術的發(fā)展，F(xiàn)PGA在光纖縱差保護中將得到更廣泛的應用。

［1］張少凡.光纖在繼電保護中的應用［J］.廣東電力，2003，16(4):49－52.

［2］徐志軍，徐光輝.CPLD/FPGA的開發(fā)與應用［M］.北京:電子工業(yè)出版社，2002.

［3］盧毅，賴杰.VHDL與數(shù)字電路設計［M］.北京:科學出版社，2001.

［4］唐成虹，付建明，劉宏君，等.光纖縱差保護裝置中光纖數(shù)字接口的設計新方法［J］.電力系統(tǒng)自動化，2005，29(2):83－85.

［5］Altera Company.Cyclone II device handbook［M］.MA USA:Altera Company，2005.

［6］潘濟猛，孫永先，申狄秋，等.智能變電站光纖縱差保護裝置同步方案比較［J］.電力自動化設備，2010(9):101－104.

［7］張兆云，劉宏君，張潤超.數(shù)字化變電站與傳統(tǒng)變電站間光纖縱差保護研究［J］.電力系統(tǒng)保護與控制，2010(3):58 －60，66.

［8］馮宇虹.TSD610光纖縱差保護裝置在電力系統(tǒng)的應用［J］.華東電力，2010(6):943－946.