基于FPGA及LVDS的大尺寸測量系統(tǒng)設計

李 濤，陳 平，2，劉 賓

(1.中北大學信息探測與處理山西省重點實驗室，山西太原030051;2.中國科學院自動化研究所，北京100190)

工業(yè)生產(chǎn)中一般采用CCD(電荷耦合元件)芯片配合后端的采集卡對物體尺寸進行數(shù)據(jù)采集，該方法對小尺寸物體的測量比較方便，雖然多塊CCD采集系統(tǒng)［1］進行拼接能夠完成對大物體的測量，但是此方法對光線和角度要求比較高且成本昂貴、操作復雜。在工業(yè)生產(chǎn)中，數(shù)據(jù)傳輸抗干擾的處理多數(shù)都采用屏蔽線方法，該方法雖然成本低廉、操作簡單，但在外界輻射干擾強、電壓波動大以及遠距傳輸?shù)沫h(huán)境中，實時顯示的圖像上依然會出現(xiàn)噪點和波動。

針對上述問題，本項目設計了基于現(xiàn)場可編程門陣列(FPGA)及低電壓差分信號(LVDS)傳輸［2-4］測試系統(tǒng)。系統(tǒng)以FPGA為控制和處理核心，采集模塊由自動掃描光電二極管列陣(SSPD)［5-7］來完成;系統(tǒng)具有靈活的擴展性，可實現(xiàn)對物體各種尺寸的數(shù)據(jù)采集和噪聲的濾除。

1 系統(tǒng)工作原理及設計

系統(tǒng)工作原理如圖1所示。系統(tǒng)由采集模塊、傳輸模塊、存儲模塊和上位機組成。首先由SSPD列陣完成物體尺寸的數(shù)據(jù)采集，經(jīng)過A/D量化成數(shù)字信號后，由LVDS將數(shù)據(jù)傳至FPGA中進行處理并通過FPGA調(diào)用其內(nèi)部IP核對數(shù)據(jù)進行緩存后傳至上位機進行實時顯示。

1．1 圖像采集模塊

由于CCD采集系統(tǒng)對大尺寸物體測量存在精度低，操作復雜和成本高等問題。因此設計了自動掃描光電二極管列陣(SSPD)采集系統(tǒng)，該系統(tǒng)電路簡單、精度高、成本低，同時具有靈活的擴展功能以此來實現(xiàn)對不同尺寸的測量。

圖1 系統(tǒng)原理圖

1.1.1 自動掃描光電二極管列陣(SSPD)基本原理

系統(tǒng)采用自動掃描光電二極管列陣(SSPD)采集模擬信號，SSPD采用電荷存貯工作方式。工作過程如圖2所示。

圖2 光電二極管電荷存貯方式基本原理圖

1)準備階段。首先閉合開關K，偏置電源Vc通過負載RL向光電二極管充電，由于光電流和暗電流都很小幾乎可忽略，充電完成后，p-n結上的電壓幾乎等于Vc。結電容Cd上的電荷

3)再充電過程。再次閉合開關K，電容Cd被電源Vc繼續(xù)充電，直到充電完成。此時輸出的光電信號即為負載電阻R上的壓降VR。

將式(4)代入，有

1.1.2 SSPD列陣原理圖和結構

實際應用中，一般都是用MOS場效應晶體管來代替開關K。

如圖3和圖4所示，工作過程如下:給數(shù)字移位寄存器加入時鐘后，一個周期內(nèi)由起始脈沖S引導每次掃描，依次產(chǎn)生控制信號e1～eN，然后控制信號依次使MOS管順序閉合、斷開，因此在輸出端Vs得到光電信號，在補償端VN得到與輸出端Vs相同的噪聲信號，再把Vs和VN經(jīng)過差分放大便可把噪聲去掉。

圖3 SSPD線陣電路原理圖

圖4 采集模塊示意圖

通過上述原理表明，此電路簡單、成本低，同時可擴展性強具有很廣的使用范圍。

1．2 信號傳輸模塊

由于信號在傳輸中最容易受到干擾，特別是在工廠里，電網(wǎng)的不穩(wěn)定和輻射干擾特別多，傳統(tǒng)方法就是加載隔離變壓器、傳輸線改為屏蔽線等等，在實際應用中，成本比價高、操作復雜、功耗也高，最重要的是穩(wěn)定性不高。因此為了解決這個問題，采用了低壓差分信號(LVDS)傳輸。

1.2.1 LVDS信號傳輸?shù)脑?/p>

首先通過差分發(fā)生器(SN65LVDS386芯片)將TTL信號轉換成LVDS信號(見圖5)，經(jīng)過互聯(lián)器(傳輸線、轉接頭和終端匹配電阻R)把LVDS信號傳輸?shù)浇邮战K端，最后由差分接收器(SN65LVDS387芯片)將LVDS信號轉換成TTL信號。

圖5 LVDS傳輸示意圖

1.2.2 LVDS優(yōu)點及抗噪分析

LVDS的優(yōu)點:1)抗干擾能力強，主要原因是LVDS采用差分對進行數(shù)據(jù)傳輸，這對差分“線“又具有很好的耦合效果，所以實現(xiàn)了強抗干擾能力。比如外界存在串擾和干擾等噪聲時，它們作用到差分線上的時間是同時的，因此相當于不存在;2)開關噪聲影響小，因為每路信號通過器件時都有各自的返回平面，所以幾乎不受開關噪聲的影響;3)接收能力強，在噪聲比較強的環(huán)境中，由于差分對的差值作用，2倍于單端信號值，信號放大效果很明顯，所以體現(xiàn)出非常優(yōu)秀的接受能力;4)抗EMI干擾能力強，由于差分對具有極性相反的特性，因此可以相互消除抵達差分線對上的電磁場;5)遠距離傳輸能力強。

抗噪分析:如圖5所示理想狀態(tài)下，沒有干擾時

發(fā)送端

接收端

化簡得

實際應用中，線路是存在干擾且同時作用在差分線對上，發(fā)送端，依然是

接收端，于干擾同時存在于差分對上，假設干擾為q

化簡得

通過上述公式對比可看出，干擾得到了很好的抑制，因此在傳輸過程中大大提高了信息傳輸?shù)馁|(zhì)量和效率。為了證明該理論具有實用價值，采用了50 m長傳輸線進行測試LVDS遠距離傳輸［8］和抗干擾的能力，實驗結果如圖6～圖8所示。

圖6 實測數(shù)據(jù)(截圖)

圖7 未采用LVDS的接收數(shù)據(jù)(截圖)

圖8 采用LVDS的接收數(shù)據(jù)(截圖)

實驗結果表明，采用LVDS模塊傳輸后實測數(shù)據(jù)和接收數(shù)據(jù)完整無誤，并未出現(xiàn)丟數(shù)和亂碼現(xiàn)象，實現(xiàn)了遠距離傳輸和較強的抗干擾能力。

1．3 數(shù)據(jù)存儲模塊

由于傳感器采用的SSPD列陣，并且橫向掃描間隔時間為10μs即采集頻率100 kHz共768個光電二管(一個光電二極管相當于一個像素)，縱向間隔時間為2 ms即采集行頻200 Hz，因此采用傳統(tǒng)的順序存儲，則掃描一行所需要的存儲時間為7.68 ms，這個時間還不包括后端數(shù)據(jù)處理時間就已經(jīng)遠遠大于行間隔時間2 ms。為了解決時間上的沖突，直接調(diào)用FPGA內(nèi)部的IP核作為存儲器，存儲方式采用了分割并行輸入串行輸出的方式，這種方式的優(yōu)點在于可以節(jié)省緩沖區(qū)的空間，同時保證輸入數(shù)據(jù)流和輸出數(shù)據(jù)流連續(xù)不斷、無障礙，完成數(shù)據(jù)的無縫對接。

FIFO存儲操作如圖9所示:首先把存儲模塊分成12塊FIFO，即把768個像素平均分成12份，每份64個像素。每次行掃描行頻來時，SSPD列陣便開始采集到圖像，經(jīng)過A/D量化后，信號控制模塊開始判斷每塊FIFO的FULL和Empty信號，從而控制每塊FIFO的讀寫操作。起初FPGA接收到12塊FIFO的Empty信號時，并行把12×64個像素存儲到各自分配的FIFO中，當FPGA接到12塊FIFO的FULL信號時，F(xiàn)PGA首先把FIFO_1的數(shù)據(jù)讀出，F(xiàn)IFO_1的Empty信號發(fā)出后且FIFO_2的依然為FULL=1，此時讀取FIFO_2的數(shù)據(jù)，依次循環(huán)進行。一次行掃描的時間如下:

圖9 FIFO存儲的簡易示意圖

化簡得

式中:tFIFO1，tFIFO2，…，tFIFO12是 1 塊 FIFO 的存儲時間;fr_clk是從FIFO中讀取數(shù)據(jù)的時鐘;trd是讀取12塊FIFO中數(shù)據(jù)所用的時間;T是數(shù)據(jù)存儲和讀取整個過程所需的時間。

上述結果表明，T=1.024 ms小于2 ms，因此實現(xiàn)了高速處理和無縫對接。

2 實驗結果及分析

為了驗證系統(tǒng)實時掃描和最終顯示效果，進行現(xiàn)場采集測試，由上位機顯示采集到的圖片以及各類參數(shù)，測試結果如圖10～圖11所示。

圖10 實時掃描顯示界面(截圖)

圖11 最終顯示界面(截圖)

同時為了驗證系統(tǒng)的精度和穩(wěn)定度如何，進行了大量的實驗測試，并截取了長度與寬度部分測試結果如表1所示。通過測量值與實際值的對比，得出系統(tǒng)誤差小于等于4 mm，從而證明了該系統(tǒng)的具有較高精度和穩(wěn)定度，同時能夠在上位機上精確地顯示出所測物體的各種參數(shù)。

表1 測試數(shù)據(jù) mm

3 結論

本文通過研究LVDS工作原理，設計了一種基于FPGA及LVDS的大尺寸測量系統(tǒng)，該系統(tǒng)能夠完成對大尺寸物體的長度和寬度的測量，并且精度都在4 mm范圍以內(nèi)。實驗結果表明，該系統(tǒng)具有較強的抗干擾能力、較高精度和穩(wěn)定度并且具有很靈活的擴展性，適用于各種尺寸的測量，同時能夠完成實時顯示功能等特點，具有很高的實用價值。

［1］單桂軍，胡偉.一種基于CCD的非接觸尺寸測量系統(tǒng)［J］.電視技術，2013，37(15):41-43.

［2］彭鼎之.基于LVDS高速串行數(shù)據(jù)傳輸?shù)慕邮障到y(tǒng)研究和設計［D］.成都:電子科技大學，2011.

［3］李偉偉.基于高速LVDS的串并轉換電路設計與研究［D］.成都:電子科技大學，2010.

［4］ GILBERT A E，MATIG A，HUANG Hongyi.Equalization and preemphasis based LVDS transceiver［J］.Analog Integrated Circuits and Signal Processing，2013，75(1):109-123.

［5］楊軍.基于PIN光電二極管的光功率計設計［D］.哈爾濱:哈爾濱理工大學，2012.

［6］劉曉明.自掃描光電二極管陣列圖像傳感器視頻輸出信號的研究［D］.重慶:重慶大學，1999.

［7］繆家鼎，徐文娟.光電技術［M］.杭州:浙江大學出版社，2004.

［8］ FORMENTI F，SCAPPARONE E.Transmission of isolated LVDS signal pulses at long distance［J］.Nuclear Inst.and Methods in Physics Research A，2009，614(2):319-322.