一種基于FPGA的嵌入式實時以太網(wǎng)

賀永鵬，張向前，張凱，徐莉，王詩祺

（天津電氣科學研究院有限公司，天津300180）

一種基于FPGA的嵌入式實時以太網(wǎng)

賀永鵬，張向前，張凱，徐莉，王詩祺

（天津電氣科學研究院有限公司，天津300180）

提出了一種基于FPGA的嵌入式實時以太網(wǎng)。通過分析國際上多種實時工業(yè)以太網(wǎng)的特點，針對模塊化設備對內(nèi)部高速通訊的需求，設計了一種簡化的實時以太網(wǎng)協(xié)議，并通過FPGA實現(xiàn)，最后通過實驗進行驗證；協(xié)議完全基于FPGA實現(xiàn)，簡單可靠、通訊延時小，解決了現(xiàn)有工業(yè)以太網(wǎng)應用復雜、增加成本等問題，為高性能模塊化工業(yè)控制系統(tǒng)奠定了通訊技術基礎。

實時以太網(wǎng)；現(xiàn)場可編程門陣列；嵌入式

隨著工業(yè)自動化控制系統(tǒng)的快速發(fā)展，工業(yè)設備向著智能化、模塊化的方向推進。設備的模塊化使零、部件具有通用性、互換性，延長了產(chǎn)品的生命周期，整體上降低了產(chǎn)品成本，提高了產(chǎn)品性能。模塊化的產(chǎn)品需要借助強有力的通訊連接，來組成一個優(yōu)化的工業(yè)控制系統(tǒng)。

目前設備內(nèi)部各模塊或板卡之間數(shù)據(jù)傳輸多采用并行總線和串行工業(yè)總線方式，其中背板并行總線包括VME總線、PCI總線等。并行總線具有高速、高同步性的特點，但并行總線一般需要在背板上實現(xiàn)，且對板卡設計有較高要求。依靠背板的設計也限制了接入設備的數(shù)量和結(jié)構。

串行工業(yè)總線包括RS-485總線、CAN總線等，具有實現(xiàn)簡單、安全可靠的特點，但串行工業(yè)總線的通訊速率一般在10M以下，只適合設備各模塊間通訊速度要求不高的場合。

近年來實時工業(yè)以太網(wǎng)技術發(fā)展迅速，工業(yè)以太網(wǎng)既有串行工業(yè)總線簡單、安全可靠的特點，又有并行總線高速、高同步性的特點。但工業(yè)以太網(wǎng)技術需要考慮與商用以太網(wǎng)的兼容，主站需要支持TCP/UDP/IP協(xié)議，所以往往使用PC機或高性能嵌入式處理器實現(xiàn)，同時標準協(xié)議技術復雜，開發(fā)移植成本高，無法直接用于設備內(nèi)各模塊間的數(shù)據(jù)通訊。某些公司會開發(fā)自有協(xié)議來實現(xiàn)設備模塊間的通訊，例如西門子在新一代驅(qū)動產(chǎn)品SINAMICS中，使用了分布式模塊化的設計，各模塊間通過高速驅(qū)動通訊接口DRIVE-CLiQ相互連接。多種功能模塊不但可以自由組合，而且可以實現(xiàn)多軸高性能控制。

本文提出了一種基于FPGA的嵌入式實時以太網(wǎng)方案，有以下特點：1）采用主從方式通訊，用FPGA實現(xiàn)通訊協(xié)議，便于植入到嵌入式控制器中；2）通過寄存器配置實現(xiàn)通訊控制，降低了控制系統(tǒng)負擔；3）借鑒Ethercat飛速傳輸?shù)霓D(zhuǎn)發(fā)機制，縮短以太網(wǎng)幀在從站間的傳遞延時；4）實現(xiàn)時鐘同步，時鐘偏差小于100 ns；5）實現(xiàn)周期通訊窗口和非周期通訊窗口。

1 系統(tǒng)結(jié)構及原理

1.1 通訊協(xié)議模型和拓撲結(jié)構

本設計采用精簡的3層協(xié)議結(jié)構：物理層、數(shù)據(jù)鏈路層和應用層，圖1為通訊協(xié)議模型。主站設備為單RJ45端口，從站設備為雙RJ45端口。

圖1 通訊協(xié)議模型Fig.1 Protocol model

數(shù)據(jù)鏈路層在FPGA中實現(xiàn)，由通訊處理模塊和寄存器組成。主站寄存器由通訊寄存器、通訊命令寄存器和用戶數(shù)據(jù)寄存器3部分組成；從站寄存器由通訊寄存器和用戶數(shù)據(jù)寄存器組成。

應用層通過對數(shù)據(jù)鏈路層寄存器配置實現(xiàn)對通訊的管理和從站數(shù)據(jù)的讀寫。

數(shù)據(jù)傳輸?shù)耐負浣Y(jié)構參見圖2。本設計采用一主多從直線型網(wǎng)絡拓撲結(jié)構，各個站點首尾相連，相互之間使用標準網(wǎng)線連接，尾站只有一個接口與前站連接。這樣可在網(wǎng)絡中形成兩個數(shù)據(jù)流，第1個數(shù)據(jù)流由主站發(fā)送數(shù)據(jù)幀，數(shù)據(jù)通過各從站的協(xié)議處理模塊到達尾站；第2個數(shù)據(jù)流由尾站將處理的數(shù)據(jù)通過各從站透傳至主站。

圖2 拓撲結(jié)構Fig.2 Topology structure

1.2 鏈路層協(xié)議原理

數(shù)據(jù)鏈路層采用飛速傳輸機制，在通訊數(shù)據(jù)傳輸不停頓的情況下，從站在特定的“時間窗”內(nèi)，將與本站有關的數(shù)據(jù)從數(shù)據(jù)幀中提取出來，并把本站要輸出的數(shù)據(jù)插入到幀內(nèi)，同時對數(shù)據(jù)進行檢查校驗。傳輸機制的示意圖參見圖3。

圖3 傳輸機制Fig.3 Transmission mechanism

通訊只能由主站發(fā)起，每次通訊由主站發(fā)送一個數(shù)據(jù)幀，在一個數(shù)據(jù)幀中包含所有從站的子報文，每個子報文用來與特定的從設備進行數(shù)據(jù)交換。從設備在一個傳輸周期中讀取子報文接收數(shù)據(jù)幀，并將本站的數(shù)據(jù)插入到子報文發(fā)送數(shù)據(jù)幀中，使數(shù)據(jù)幀在傳輸中的延時降到最低。

1.3 幀結(jié)構

由于不需要與以太網(wǎng)兼容，幀結(jié)構中舍棄了TP協(xié)議頭和TCP/IP協(xié)議頭?？紤]到要采用寄存器控制方式，所有的控制通過寄存器配置實現(xiàn)，所以只定義一種幀格式。同時為最大限度利用數(shù)據(jù)帶寬，采用了精簡的幀結(jié)構。其中幀頭包含16位類型標示及8位報文長度，F(xiàn)CS采用32位的CRC校驗。子報文頭包含操作命令和從站尋址。幀結(jié)構如圖4所示。

圖4 幀結(jié)構Fig.4 Frame structure

1.4 時鐘同步

整個通訊系統(tǒng)內(nèi)部，即主站和所有從站中各模塊的時鐘同步對于組成高性能控制系統(tǒng)十分重要。本設計借鑒IEEE1588精確時鐘同步協(xié)議原理實現(xiàn)時鐘同步，根據(jù)本設計特點只需使用兩幀數(shù)據(jù)，就可以實現(xiàn)網(wǎng)絡中所有從站時鐘同步。

IEEE1588協(xié)議是通過在主站和從站之間利用傳輸“同步報文（Sync）”、“延時請求報文（Delay Request）”、“延時響應報文（Delay Re-sponse）”3種同步幀的方式，測量網(wǎng)絡延遲時間和主從時鐘偏移時間。工作過程如圖5所示，從站分別得到主站通過“同步報文”發(fā)送的時間t1，從站記錄接收到“同步報文”時間t2，從站記錄發(fā)送“延時請求報文”時間t3，主站記錄收到“延時請求報文”的時間t4，并通過“延時響應報文”發(fā)送給從站。

圖5 偏移和延遲的測量Fig.5 Measure the offset and delay

從站利用下式求出網(wǎng)絡延遲時間Delay和主從時鐘偏移時間Offset：

由于本設計采用飛速傳輸機制和直線型網(wǎng)絡拓撲，啟動同步機制時“同步報文”和“延時請求報文”可以在一幀數(shù)據(jù)中實現(xiàn)，主站再發(fā)送一幀“延時響應報文”就可以實現(xiàn)同步。但由于采用直線型網(wǎng)絡拓撲，數(shù)據(jù)幀會多通過一條回傳路徑，所以主站收到“延時請求報文”時間t4需要減去回傳路徑延時。

1.5 傳輸類型

本協(xié)議支持周期通訊窗口和非周期通訊窗口兩種類型。

周期傳輸用于主從設備之間每個控制周期內(nèi)的固定通訊，周期傳輸優(yōu)先級最高，具有最高的實時性，不能被打斷或占用。非周期傳輸用于非固定周期、實時性要求不高的通訊任務，在周期傳輸?shù)拈g隙中進行。傳輸類型如圖6所示。

圖6 周期窗口與非周期窗口Fig.6 Periodic and non?periodic window

2 設計與實現(xiàn)

通訊程序分為主站程序和從站程序，主站的程序框圖參見圖7。圖7中發(fā)送器和接收器分別由獨立的模塊實現(xiàn)；主站寄存器控制包括寄存器管理和相應的控制邏輯；PHY管理用于對物理芯片的配置；通訊仲裁用于控制非周期通訊使能；時鐘同步用于同步管理。

圖7 主站程序框圖Fig.7 Master station program block diagram

主站寄存器控制是主站程序的核心，由控制寄存器、命令寄存器、數(shù)據(jù)寄存器3部分組成。寄存器在FPGA內(nèi)部實現(xiàn)，由寄存器管理模塊控制。通訊控制和數(shù)據(jù)操作通過寄存器實現(xiàn)。

控制寄存器用于控制通訊的操作，監(jiān)控通訊狀態(tài)。命令寄存器操作命令控制一個子報文的生成。在初始化過程中，MCU通過與FPGA的接口發(fā)送配置寄存器命令。通訊開始運行后發(fā)送器會讀取命令寄存器的命令，并進行解析。數(shù)據(jù)寄存器用于存儲子報文中的數(shù)據(jù)，數(shù)據(jù)寄存器是在主站中從設備寄存器的映射，包括從設備控制寄存器和數(shù)據(jù)寄存器。

從站的發(fā)送和接收使用一個模塊實現(xiàn)，實現(xiàn)收發(fā)同時進行。從站寄存器控制包括從站寄存器和控制邏輯；自動路由可以實現(xiàn)通信路由功能；時鐘同步用于實現(xiàn)從站時鐘同步。從站程序框圖如圖8所示。

圖8 從站程序框圖Fig.8 Slave station block diagram

從站的收發(fā)使用兩層狀態(tài)機實現(xiàn)，外層狀態(tài)機處理幀信息，內(nèi)層狀態(tài)機處理報文信息，這樣幀處理和報文處理不會相互影響，便于協(xié)議的調(diào)整，見圖9。

圖9 從站接收發(fā)送狀態(tài)機Fig.9 Transmit and receive state machine of slave station

3 實驗驗證

通過實驗對本文提出的實時以太網(wǎng)協(xié)議進行了驗證，實驗系統(tǒng)主站使用Altera DE2-115開發(fā)板實現(xiàn)，板上有2個千兆以太網(wǎng)接口，主控芯片為Cyclone IV EP4CE115，MCU由FPGA中NIOSII軟核實現(xiàn)。從站使用自主開發(fā)的通訊板卡，主控芯片為Cyclone IV EP4CE40，有2個百兆以太網(wǎng)接口和2個光纖接口。測試使用1個主站和4個從站組網(wǎng)，在每個從站共收發(fā)20字節(jié)數(shù)據(jù)，總共640 bit數(shù)據(jù)情況下，最小通訊周期為11 μs；通過對主站的在線觀測，4個從站的數(shù)據(jù)延時為2.12 μs；同步時鐘的抖動小于100 ns。實驗結(jié)果驗證了本通訊協(xié)議具有很高的通訊實時性、可靠性和可移植性。

4 結(jié)論

本文提出了一種基于FPGA的嵌入式實時以太網(wǎng)設計方案。主站與從站利用FPGA實現(xiàn)通訊協(xié)議，采用精簡的3層協(xié)議結(jié)構和幀結(jié)構，拓撲結(jié)構為一主多從直線型結(jié)構，數(shù)據(jù)鏈路層采用飛速傳輸機制，具備主從時鐘同步，并實現(xiàn)周期通訊和非周期通訊窗口。最后通過實驗對本協(xié)議進行了驗證。

本協(xié)議在保證通訊的可靠性與實時性的情況下，降低了控制器負擔，便于移植，適用于模塊化系統(tǒng)的高速通訊。

［1］馮世寧，馬杰，趙雪飛.若干種實時以太網(wǎng)標準的比較［J］.南京師范大學學報：工程技術版，2010（2）：88-92.

［2］郇極，劉艷強.工業(yè)以太網(wǎng)現(xiàn)場總線EtherCAT驅(qū)動程序設計及應用［M］.北京航空航天大學出版社，2010.

［3］周賢偉，韋煒，覃伯平.無線傳感器網(wǎng)絡的時間同步算法研究［J］.傳感技術學報，2006，19（1）：22-23.

［4］IEEE 1588—2008 IEEE Standard for a Precision Clock Syn?chronization Protocol for Networked Measurement and Control Systems［S］.

［5］崔衍，王潛平，馬海波.基于FPGA的工業(yè)以太網(wǎng)靈活解決方案［J］.微計算機信息，2009（5）：167-169.

［6］德國倍福公司.實時以太網(wǎng)：I/O層超高速以太網(wǎng)［J］.自動化博覽，2004（4）：48-50.

FPGA?based Embedded Real?time Ethernet Protocol

HE Yong?peng，ZHANG Xiang?qian，ZHANG Kai，XU Li，WANG Shi?qi
（Tianjin Research Institute of Electric Science Co.，Ltd.，Tianjin 300180，China）

A FPGA?based embedded real?time Ethernet was proposed.By analyzing a variety of real?time industrial Ethernet features on the international，in order to meet the needs of internal high?speed communications of modular equipment，a simplified real?time Ethernet protocol was designed，implemented through FPGA，and finally verified by experiment.This protocol is realized entirely based on FPGA，simple and reliable，and it′s delay is small，solves the complex of industrial Ethernet applications，increased costs and other issues，lay the foundation for communications technology of high?performance modular industrial control system.

real?time Ethernet；field programmable gate array（FPGA）；embedded

TM461

A

2014-10-20

修改稿日期：2015-02-02

賀永鵬（1983-），男，碩士研究生，工程師，Email：heyongpeng@tried.com.cn