微型系統(tǒng)長(zhǎng)距離DVI信號(hào)傳輸?shù)腇PGA實(shí)現(xiàn)

趙小珍，敬 敏，楊宗陽(yáng)，劉 波

(1.中航華東光電有限公司，特種顯示技術(shù)國(guó)家工程實(shí)驗(yàn)室，安徽省現(xiàn)代顯示技術(shù)重點(diǎn)實(shí)驗(yàn)室，安徽蕪湖 241002;2.總參陸航部軍事代表局駐南京地區(qū)軍事代表室，江蘇南京 211100;3.中國(guó)人民解放軍駐電子十四所軍事代表室，江蘇南京 211100)

0 引言

DVI(數(shù)字視頻接口)是當(dāng)前數(shù)字顯示領(lǐng)域研究和應(yīng)用的熱點(diǎn)，面向DVI接口輸入、輸出的視頻處理技術(shù)不僅解決了顯示器高分辨率、高刷新率等問題，而且提高了穩(wěn)定性和顯示性能，具有支持高帶寬數(shù)據(jù)傳輸、信號(hào)無衰減、畫面清晰顯示等優(yōu)點(diǎn)，它被廣泛應(yīng)用于航空、航天等領(lǐng)域。因此，面向DVI接口輸入、輸出的視頻控制器的研究具有重要意義［1］。

然而，DVI也有一個(gè)很大的缺點(diǎn)，就是傳輸距離短。通常情況下，一般的DVI電纜只能有效傳輸信號(hào)5 m左右，超過5 m就會(huì)產(chǎn)生信號(hào)的衰減。這個(gè)缺點(diǎn)極大地限制了DVI接口設(shè)備的普及和應(yīng)用。此外，如果采用特殊的DVI光纖電纜，雖然連接簡(jiǎn)單，但電纜造價(jià)高，線纜較粗，不太適合長(zhǎng)距離布線?？傊?，傳輸距離短，成為制約DVI發(fā)展的因素之一。因此，如何延長(zhǎng)DVI信號(hào)的傳輸長(zhǎng)度成為一個(gè)迫在眉睫的問題。本文提出一種基于在終端設(shè)備增加軟件配置的方法，來實(shí)現(xiàn)DVI信號(hào)的長(zhǎng)距離傳輸。

1 總體方案

系統(tǒng)由接口電路、解碼電路、電源變換電路、FPGA控制電路、解碼、編碼電路以及存儲(chǔ)電路組成。接口電路主要負(fù)責(zé)用戶接口信號(hào)的處理;解碼電路主要負(fù)責(zé)將用戶輸入的DVI信號(hào)解碼為TTL信號(hào)，輸入給FPGA處理;編碼電路是將FPGA處理的TTL信號(hào)編碼為L(zhǎng)VDS信號(hào)送入液晶屏，進(jìn)行相應(yīng)的顯示;電源變換電路主要負(fù)責(zé)生成FPGA所需的各種電壓信號(hào)以及LCD顯示器所需3.3 V電壓;存儲(chǔ)電路主要負(fù)責(zé)FPGA程序代碼存儲(chǔ)。其總體方案的原理框圖如圖1所示。

2 FPGA實(shí)現(xiàn)

2.1 硬件設(shè)計(jì)

2.1.1 解碼、編碼芯片的選擇

圖1 總體方案原理框圖

根據(jù)用戶輸入信號(hào)的制式和標(biāo)準(zhǔn)，采用SiL1161芯片［2］作為DVI輸入信號(hào)解碼。該芯片采用了Panel Link數(shù)字技術(shù)，支持最高分辨率UXGA(25－165 MHz)的真彩色顯示(每像素24bit，16，777，216 色)，且可以選擇單像素或者雙像素輸出;其內(nèi)置PLL抗抖動(dòng)電路，可以允許信號(hào)差動(dòng)對(duì)中1個(gè)時(shí)鐘的不對(duì)稱，具有同步消除抖動(dòng)的功能;3.3 V內(nèi)核工作電壓，內(nèi)置節(jié)電工作模式，可在時(shí)鐘探測(cè)電路檢測(cè)下自動(dòng)進(jìn)入低功耗待機(jī)模式;采用的可擴(kuò)展CMOS結(jié)構(gòu)等一系列措施保證了產(chǎn)品的兼容性;支持熱拔插檢測(cè)，外圍電路簡(jiǎn)單，簡(jiǎn)化了 PC機(jī)與顯示器的高速、高分辨率混合信號(hào)的接口問題，降低了成本。此外，芯片自帶I2C配置模塊，極大地方便了設(shè)計(jì)開發(fā)人員對(duì)芯片寄存器的參數(shù)配置和優(yōu)化。液晶屏的接口為雙像素的奇偶LVDS信號(hào)，選用型號(hào)為 DS90C387AVJD的芯片［3］作為 LVDS信號(hào)編碼。此款芯片支持從SVGA到QXGA的分辨率，帶寬可以達(dá)到5.7 Gbit/s，完全兼容 LVDS接口標(biāo)準(zhǔn)。

2.1.2 時(shí)序控制模塊設(shè)計(jì)

該模塊主要負(fù)責(zé)對(duì)解碼的數(shù)據(jù)TTL信號(hào)、時(shí)鐘信號(hào)DCLK、數(shù)據(jù)時(shí)能信號(hào)DEN、行同步信號(hào)HSY、場(chǎng)同步信號(hào)VSY進(jìn)行數(shù)據(jù)緩存后，輸出給后端處理設(shè)備。由于FPGA具有I/O接口靈活、低功耗、可編程、成本低等特點(diǎn)，主控芯片選用FPGA芯片XC3S400－4FGG456I，內(nèi)核電壓 1.2 V，擁有400 000門豐富邏輯資源，可供設(shè)計(jì)人員靈活使用。另外，程序存儲(chǔ)器選用XCF04SVOG20C，存儲(chǔ)容量為4 M空間，足夠滿足開發(fā)人員代碼設(shè)計(jì)［4］。另外，數(shù)據(jù)存儲(chǔ)器選擇 E2PROM，型號(hào)為 AT24C02［5］，該存儲(chǔ)器存儲(chǔ)容量2 K，外圍電路簡(jiǎn)單，數(shù)據(jù)保留時(shí)間可達(dá)到100年，完全能夠滿足設(shè)計(jì)要求。

2.1.3 DVI解碼控制模塊設(shè)計(jì)

該模塊的設(shè)計(jì)主要針對(duì)SiL1161芯片采用I2C總線對(duì)內(nèi)部寄存器進(jìn)行參數(shù)配置，達(dá)到預(yù)定的效果。另外，在硬件電路設(shè)計(jì)中，必須對(duì)SiL1161芯片管腳正確配置。其芯片關(guān)鍵引腳配置參數(shù)如表1所示。

表1 芯片關(guān)鍵引腳參數(shù)配置表

此外，根據(jù)相關(guān)資料及經(jīng)驗(yàn)總結(jié)，SiL1161芯片上電復(fù)位時(shí)間至少大于10 μs，其內(nèi)部上電時(shí)序圖如圖2(a)所示，典型的外圍復(fù)位電路如圖2(b)所示。

圖2 復(fù)位延時(shí)及典型復(fù)位電路圖

2.2 軟件設(shè)計(jì)

2.2.1 寄存器配置及I2C寫時(shí)序圖

對(duì)SiL1161芯片內(nèi)部寄存器，通過I2C總線配置，可以滿足長(zhǎng)達(dá)15 m電纜的信號(hào)傳輸，并且信號(hào)不失真、不衰減。SiL1161芯片內(nèi)部寄存器表如表2所示。

表2 SiL1161芯片內(nèi)部寄存器表

另外，I2C配置SiL1161芯片的寫時(shí)序圖如圖3所示。

2.2.2 軟件流程圖及代碼設(shè)計(jì)

根據(jù)I2C寫時(shí)序圖以及芯片內(nèi)部寄存器配置說明，對(duì)芯片關(guān)鍵參數(shù)進(jìn)行配置，其FPGA軟件流程圖如圖4所示。

圖3 I2C寫時(shí)序圖

圖4 FPGA軟件流程圖

根據(jù)FPGA流程圖，進(jìn)行FPGA代碼設(shè)計(jì)［6］。其主要功能模塊代碼如下:

3 結(jié)論

本文針對(duì)長(zhǎng)距離DVI信號(hào)傳輸，采用內(nèi)部集成均衡功能的專用解碼芯片SiL1161和FPGA軟件I2C配置方法，簡(jiǎn)化了硬件設(shè)計(jì)的復(fù)雜性以及節(jié)省了PCB設(shè)計(jì)成本。而且，文中從方案設(shè)計(jì)、硬件設(shè)計(jì)以及軟件設(shè)計(jì)方面，詳細(xì)闡述了具體實(shí)現(xiàn)方法。試驗(yàn)表明，該方案可以實(shí)現(xiàn)長(zhǎng)度長(zhǎng)達(dá)15 m標(biāo)準(zhǔn)電纜的DVI信號(hào)傳輸，獲得信號(hào)質(zhì)量無缺失、無失真的結(jié)果。此方法具有效率高、通用性好、硬件成本低、可靠性高的特點(diǎn)。

［1］趙小珍，劉波，朱標(biāo)，等.基于FPGA多路機(jī)載冗余圖像處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).現(xiàn)代電子技術(shù)，2013，36(23):161－164.

［2］Silicon Image.SiL1161 Panel Link Receiver Data Sheet.USA:Silicon Image，2005.

［3］National Semiconductor.DS90C387A/DS90CF388A Dual Pixel LVDS Display interface/FPD － Link.USA:National Semiconductor，2002.

［4］Xilinx.Spartan － 3 FPGA Family:Complete Data Sheet.USA:Xilinx，2005.

［5］Atmel.Two － wire Serial EEPROM.USA:Atmel，2005.

［6］楊強(qiáng)浩.基于EDK的FPGA嵌入式系統(tǒng)開發(fā).北京:機(jī)械工業(yè)出版社，2008.