ROACH構(gòu)架中的多相頻譜儀仿真測(cè)試

摘 要：針對(duì)射電天文觀測(cè)應(yīng)用需求，結(jié)合最新工業(yè)界可編程邏輯門陣列（FPGA）技術(shù)的發(fā)展，研究了基于天文信號(hào)處理與電子技術(shù)研究集合庫（ROACH）構(gòu)架中的多相寬帶頻譜儀仿真設(shè)計(jì)。文章重點(diǎn)介紹了頻譜儀的設(shè)計(jì)流程、Simulink中的設(shè)計(jì)構(gòu)架、數(shù)據(jù)流模塊，并進(jìn)行了仿真測(cè)試結(jié)果分析。實(shí)現(xiàn)并驗(yàn)證了具有16～32K通道數(shù)，2～2.5 GHz的處理帶寬，可以達(dá)到68.5 kHz的頻譜分辨率的頻譜儀設(shè)計(jì)，從而進(jìn)一步提高了相關(guān)數(shù)據(jù)處理效率和滿足了頻譜儀設(shè)備發(fā)展與類似密集型數(shù)據(jù)處理的需求。

關(guān)鍵詞：ROACH Simulink 多相 頻譜分辨率

中圖分類號(hào)：P161 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-098X（2015）01（b）-0018-02

頻譜儀通過測(cè)量特定設(shè)備在特定頻率范圍內(nèi)的響應(yīng)，是進(jìn)行頻譜轉(zhuǎn)換與測(cè)量的專用設(shè)備，用來對(duì)各種信號(hào)進(jìn)行處理分析。近年來，頻譜儀不但被更加廣泛的使用在科研工作中，而且伴隨著半導(dǎo)體技術(shù)的發(fā)展，寬帶高速ADC、高性能數(shù)字信號(hào)處理芯片/算法，以及高性能計(jì)算機(jī)總線的出現(xiàn)，基于FFT原理的數(shù)字頻譜技術(shù)近年來迅速發(fā)展起來。

目前國內(nèi)外比較常見的頻譜儀系統(tǒng)是基于Xilinx平臺(tái)系列的FPGA的數(shù)字信號(hào)處理系統(tǒng)[1]。例如美國加州大學(xué)伯克利分校近年來也在研制類似的頻譜儀，其ROACH構(gòu)架平臺(tái)包括具有2Gsps的高速采樣率，進(jìn)行對(duì)頻帶調(diào)制，多相濾波，傅里葉變換，和對(duì)數(shù)字信號(hào)的高速傳輸（通過CX4網(wǎng)絡(luò)端口將數(shù)據(jù)以UDP包形式輸出），輸出端可接駁GPU系統(tǒng)，交換機(jī)和高速網(wǎng)卡等，這一系列頻譜儀的主要特點(diǎn)是具有多個(gè)Z-DOK接口，可以接駁多種I/O板（包括雙路2GSa/s的采樣卡或者四路500MSa/s的模數(shù)，數(shù)模轉(zhuǎn)換卡）[2]。與此同時(shí)德國馬普研究所近來也在研發(fā)一種擴(kuò)展帶寬快速傅里葉變換頻譜儀系統(tǒng)[3]，該系統(tǒng)采用賽靈思最新的Xilinx Virtex-6可編程邏輯門電路（FPGA）處理核心，配備實(shí)時(shí)帶寬單通道4 GHz、雙通道2.5 GHz的數(shù)字轉(zhuǎn)換和采樣模塊，實(shí)現(xiàn)了32 K傅里葉變換通的高分辨率數(shù)字頻譜分析能力。

綜合以上特點(diǎn)，結(jié)合目前Xilinx最新發(fā)展的Virtex系列FPGA技術(shù)發(fā)展，我們?cè)赗OACH平臺(tái)中進(jìn)行多相寬帶數(shù)字頻譜儀系統(tǒng)仿設(shè)計(jì)。

1 頻譜儀設(shè)計(jì)框架

頻譜儀的主要原理是將接收輸入的基帶混合中頻（IF）信號(hào)進(jìn)行外差式采樣，將輸入的信號(hào)進(jìn)行量化與編碼的數(shù)字測(cè)量后，通過數(shù)據(jù)總線傳輸至FPGA芯片核心，進(jìn)行多相濾波與快速傅里葉變換運(yùn)算的數(shù)字信號(hào)處理，然后計(jì)算信號(hào)的功率譜數(shù)據(jù)，得到信號(hào)測(cè)量結(jié)果，并按照X軸為頻率，Y軸為功率譜的數(shù)據(jù)矩陣，將測(cè)量結(jié)果存儲(chǔ)在頻譜儀內(nèi)置的存儲(chǔ)芯片中。通過頻譜儀的網(wǎng)絡(luò)接口，可將數(shù)據(jù)輸出至后端接收電腦，實(shí)現(xiàn)進(jìn)一步的測(cè)量處理與圖形繪制等工作。頻譜儀機(jī)柜將多套頻譜儀整合封裝，并設(shè)置統(tǒng)一的電源與時(shí)鐘模塊。

2 多通道頻譜儀的具體設(shè)計(jì)

不同與傳統(tǒng)的Verilog語言底層設(shè)計(jì)，Xilinx近年來引入系統(tǒng)級(jí)模塊化設(shè)計(jì)的概念，在這種方式下，不僅可以更直觀、快速和靈活的進(jìn)行系統(tǒng)級(jí)模塊的構(gòu)建，而且可以使設(shè)計(jì)者把更多精力集中在核心算法的實(shí)現(xiàn)，而不必拘泥于具體實(shí)現(xiàn)方式。

在Matlab Simulink平臺(tái)下，我們調(diào)用Xilinx System Generator函數(shù)庫和Xilinx函數(shù)庫，依次連接ADC，PFB和FFT模塊，ADC模塊的時(shí)鐘頻率為2048MHz（1024Mhz的奈奎斯特采樣率），ADC四路同步輸出，因此全局時(shí)鐘為1/4的ADC頻率，512 MHz；PFB和FFT模塊中設(shè)置大小為2^14=16K通道輸出，之后連接實(shí)部虛部的分離模塊和系數(shù)量化模塊，將FFT輸出的18bit按比特位選擇其中的8bit，并將輸出合并為128bit的總數(shù)據(jù)鏈路。設(shè)計(jì)如圖1所示。

傳統(tǒng)的FFT處理過程中會(huì)產(chǎn)生一定的頻譜泄露，為了實(shí)現(xiàn)更好的相鄰頻帶頻響特性，我們?cè)谠O(shè)計(jì)中加入了多基于窗函數(shù)的相濾波器組，使得經(jīng)過FFT處理過的每通道頻譜得到最大信噪比。

如圖2所示，整體設(shè)計(jì)調(diào)用Xilinx自帶FIR濾波器模塊進(jìn)行拼接，F(xiàn)IR采用4抽頭漢寧窗算法。通過多相FIR濾波器對(duì)輸入的信號(hào)進(jìn)行預(yù)譜帶處理后，傳輸?shù)胶蠖说?024通道FFT模塊中。

如果直接將128bit總數(shù)據(jù)鏈路輸入到傳輸模塊，則無法控制每個(gè)IP數(shù)據(jù)包中對(duì)應(yīng)的頻譜信息，因此設(shè)計(jì)中Bram寄存器對(duì)數(shù)據(jù)流進(jìn)行重組。此模塊的功能為順序輸入數(shù)據(jù)，按預(yù)存次序輸出。將16K通道對(duì)應(yīng)分配到16IP中，每個(gè)IP接收對(duì)應(yīng)的1024個(gè)通道，具體的數(shù)據(jù)流信息如表1所示。通過數(shù)據(jù)流調(diào)整模塊和IP數(shù)量的對(duì)應(yīng)控制，可以實(shí)現(xiàn)對(duì)信號(hào)頻譜的任意目標(biāo)分配，非常靈活。

3 性能測(cè)試和分析

整體設(shè)計(jì)中，由于采用了FIR4抽頭漢寧窗算法的多相濾波器組與FFT相結(jié)合的頻譜儀處理核心，使得其多通道譜輸出旁帶得到很好的抑制。比較而言，漢寧窗的主瓣與海明窗相當(dāng)，比同階的矩形窗寬，旁瓣最大泄漏為-42 dB，矩形窗為-23 db，漢寧為-52db。漢寧窗旁瓣隨其階數(shù)的增加以- 5.5dB/個(gè)的速度衰減，為最快，海明窗與矩形窗則都以-1.5dB/個(gè)的速度下降。海明窗的旁瓣衰減略比漢寧窗大，但是隨旁瓣增加其衰減很慢。因此實(shí)際信號(hào)分析中常常選用漢寧窗，只要選擇恰當(dāng)?shù)碾A數(shù)，使用漢寧窗截?cái)嗟臅r(shí)候，頻譜泄漏可以更小，這樣就可以有效改善FFT輸出的頻率響應(yīng)，抑制頻譜泄露。

我們?cè)贛atlab中對(duì)實(shí)際設(shè)計(jì)進(jìn)行了測(cè)試，如圖3所示，在加入多相濾波器組后的FFT輸出旁瓣抑制達(dá)到近-70db較之單獨(dú)FFT輸出的-30db旁瓣，旁帶干擾大大降低。

對(duì)于頻譜儀整體響應(yīng)，在Matlab Simulink平臺(tái)下，給系統(tǒng)輸入疊加脈沖信號(hào)的白噪聲輸入進(jìn)行系統(tǒng)測(cè)試。頻譜儀輸出測(cè)試結(jié)果如圖4所示，從圖中可以看出在對(duì)應(yīng)的通道中得到了疊加信號(hào)頻譜響應(yīng)，驗(yàn)證頻譜儀設(shè)計(jì)仿真工作正常。

4 結(jié)論

通過對(duì)數(shù)字頻譜儀系統(tǒng)的分析和測(cè)試，達(dá)到了我們?cè)趯?shí)際應(yīng)用中需要的設(shè)計(jì)要求；對(duì)比驗(yàn)證了加窗后的FFT處理有效地降低了通道間的頻譜泄露，初步討論和測(cè)試了數(shù)字頻譜儀對(duì)后端系統(tǒng)的影響，穩(wěn)定高速的實(shí)時(shí)寬帶數(shù)字頻譜儀系統(tǒng)可以提高整個(gè)數(shù)據(jù)接收系統(tǒng)的信號(hào)傳輸性能；最后對(duì)系統(tǒng)進(jìn)行了上電測(cè)試，驗(yàn)證了設(shè)計(jì)方案的可行性和可靠性。要在射電望遠(yuǎn)鏡系統(tǒng)中實(shí)際應(yīng)用，還需要在現(xiàn)有初步研究的基礎(chǔ)上進(jìn)行更進(jìn)一步的系統(tǒng)分析和測(cè)試，尤其是特殊環(huán)境的可靠性測(cè)試。

參考文獻(xiàn)

[1]Aaron Parsons， Donald Backer，Andrew Siemion，et al.，A Scalable Correlator Architecture Based on Modular FPGA Hardware and Data Packetization[J].PASP，2008，120（873）：1207-1221.

[2]A.Parsons，D.Backer，C. Chang， et.al.PetaOp/Second FPGA Signal Processing for SETI and Radio Astronomy，Proc. 10th Asilomar Conference on Signals， Systems and Computers， Paci_c Grove， CA，2006.

[3]http：//www.radiometer-physics.de/rpg/html/Products_Spectrometers.html.