一種超低靜態(tài)功耗LDO的設(shè)計(jì)

劉 博，劉 欣，樊曉華，楊 駿1，，張海英

（1.南京中科微電子有限公司，江蘇 南京 210042；2.中國科學(xué)院大學(xué)，北京 100049；3.中國科學(xué)院微電子研究所，北京 100029）

一種超低靜態(tài)功耗LDO的設(shè)計(jì)

劉 博1，2，劉 欣3，樊曉華3，楊 駿1，3，張海英3

（1.南京中科微電子有限公司，江蘇 南京 210042；2.中國科學(xué)院大學(xué)，北京 100049；3.中國科學(xué)院微電子研究所，北京 100029）

介紹了一種采用0.35 μm CMOS工藝制作的LDO電路。電路采用工作在亞閾值區(qū)的跨導(dǎo)放大器使得電路工作在超低靜態(tài)電流下，因此實(shí)現(xiàn)了超低靜態(tài)功耗和高效率性能。整個(gè)電路所占面積約為 0.8 mm2，在典型工作狀態(tài)下電路總的靜態(tài)電流約為500 nA，最大負(fù)載電流為150 mA。電路輸入電壓為3.3 V～5 V，輸出電壓為3 V。

LDO；超低靜態(tài)功耗；跨導(dǎo)放大器；亞閾值

0 引言

近年來，各種便攜式電子產(chǎn)品的普及以及功能的日益增加，對(duì)電源管理IC提出了更高的要求，如高集成度、高效率以及低成本等。在整個(gè)電源管理IC領(lǐng)域中，LDO以其電路結(jié)構(gòu)簡(jiǎn)單、占用芯片面積小、輸出電壓相對(duì)穩(wěn)定等優(yōu)點(diǎn)，牢牢占據(jù)著電源管理IC市場(chǎng)很大的份額。隨著電子產(chǎn)品功能的日益復(fù)雜與多樣化，消費(fèi)市場(chǎng)對(duì)其續(xù)航要求也在日益增高，這就要求電源具有更高的電流效率，其定義如下式所示[1]：

其中 ILoad為負(fù)載電流，Iq為靜態(tài)電流。電流效率說明了LDO電路的存在對(duì)電源工作時(shí)間有一定程度的降低。由上式可知，當(dāng)負(fù)載電流很大時(shí)，電流效率主要由負(fù)載電流決定。然而，對(duì)于很多應(yīng)用來說，電路通常工作在一個(gè)低負(fù)載電流的情況下，這時(shí)靜態(tài)電流的大小直接決定了電源的工作時(shí)間。

為解決上述問題，本文設(shè)計(jì)了一種超低靜態(tài)功耗的LDO電路，其典型靜態(tài)工作電流為 500 nA，這樣極大地提高了在低負(fù)載情況下整個(gè)電路的電流效率，延長(zhǎng)了電源壽命。此外，本文還采用了一種新穎的補(bǔ)償方式，在不增加靜態(tài)電流的情況下保證LDO的穩(wěn)定性。

圖1 LDO結(jié)構(gòu)框圖

1 LDO電路的基本原理與設(shè)計(jì)

圖1是本文設(shè)計(jì)的LDO的基本結(jié)構(gòu)框圖，主要包括帶隙基準(zhǔn)電路(Bandgap)、誤差放大器(EA)、調(diào)整管(Pass Transistor)以及反饋電阻（R1、R2）。其中帶隙基準(zhǔn)電路為誤差放大器提供低溫漂、高精準(zhǔn)的參考電壓 Vref，誤差放大器將輸出反饋電壓與參考電壓進(jìn)行比較，并放大其差值來控制調(diào)整管的導(dǎo)通狀態(tài)，從而得到穩(wěn)定的輸出電壓。輸出電壓值由下式所示：

2 誤差放大器的設(shè)計(jì)

圖2給出了誤差放大器的原理圖，采用一種對(duì)稱性運(yùn)算跨導(dǎo)放大器(Operational Transconductance Amplifier，OTA)，其中包括一個(gè)差分對(duì)和三個(gè)電流鏡。輸入差分對(duì)的負(fù)載是兩個(gè)相同的電流鏡，并提供了一個(gè)增益為A的電流增益。顯然由于整體電路的對(duì)稱性，在版圖設(shè)計(jì)時(shí)會(huì)有很好的匹配。M3與M4工作在線性區(qū)，提高了誤差放大器的線性度[2]。其低頻增益為：

圖2 誤差放大器原理圖

由于只有輸出節(jié)點(diǎn)是高阻，其他節(jié)點(diǎn)電阻約為 1/gm左右，因此主極點(diǎn)位于輸出節(jié)點(diǎn)，在節(jié)點(diǎn) 1、2、3處產(chǎn)生非主極點(diǎn)。從圖中可以看出，C1與C2都是交流接地的，對(duì)于對(duì)稱的差分電路來說，它們的交流通路是相同的，因此有相同的極點(diǎn)。對(duì)于節(jié)點(diǎn)3，注意到它是位于單端輸出另一端的節(jié)點(diǎn)，在這一節(jié)點(diǎn)會(huì)產(chǎn)生一個(gè)極-零點(diǎn)對(duì)，零點(diǎn)大約是極點(diǎn)的兩倍，因此對(duì)于相位裕量的影響可以忽略[3]。事實(shí)上，電路只產(chǎn)生一個(gè)非主極點(diǎn)。因此有：

可以看到次級(jí)點(diǎn)要受到A的影響，A越大，次級(jí)點(diǎn)頻率越低，這也限定了A的最大值。

對(duì)于普通采用PMOS作為導(dǎo)通管的LDO來說，通常需要一個(gè)電壓緩沖（buffer）電路來驅(qū)動(dòng)導(dǎo)通管，以便將由其柵極電容產(chǎn)生的極點(diǎn)推到環(huán)路帶寬外。然而，這種方式卻不適用于低靜態(tài)電流 LDO，因?yàn)?buffer本身會(huì)消耗較大的電流。因此，可以在LDO的反饋環(huán)路中加入一個(gè)零點(diǎn)以抵消導(dǎo)通管柵極處的極點(diǎn)或者輸出電容產(chǎn)生的極點(diǎn)。如圖 1所示，C1是導(dǎo)通管 MPpass柵源電容與溝道電容總和，Cc是柵漏電容，gmi為誤差放大器的等效跨導(dǎo)，ro為其等效輸出電阻，gmo為導(dǎo)通管 MPpass的跨導(dǎo)，CL與RL分別為負(fù)載電容與電阻。顯然，在導(dǎo)通管柵極與輸出端各產(chǎn)生一個(gè)極點(diǎn)，其傳輸函數(shù)為：

當(dāng)CL＜gmoCcro時(shí)，可以得到主次級(jí)點(diǎn)ωp1與ωp2分別為：

為了補(bǔ)償次級(jí)點(diǎn)，在電路中添加一個(gè)并聯(lián)在導(dǎo)通管MPpass兩端的 MOS管 MPpa，其寬長(zhǎng)比相對(duì)于導(dǎo)通管的比例很小，這樣導(dǎo)通管柵極電壓通過 MPpa轉(zhuǎn)化為電流注入到反饋電路中，可以得到一個(gè)零點(diǎn)ωz為：

通過適當(dāng)選取 Rf+R2/R1的值，可以對(duì)電路進(jìn)行有效的補(bǔ)償，并且不隨負(fù)載電容的變化而變化。當(dāng)該值大于1時(shí)，零點(diǎn)的頻率低于次級(jí)點(diǎn)的頻率，補(bǔ)償效果會(huì)很好，但是當(dāng)這個(gè)值過大時(shí)會(huì)影響交流信號(hào)通過導(dǎo)通管的主支路，從而導(dǎo)致輸出電壓瞬態(tài)響應(yīng)變差；當(dāng)這個(gè)值遠(yuǎn)小于1時(shí)，又會(huì)使補(bǔ)償效果變差。因此，在實(shí)際電路設(shè)計(jì)中要進(jìn)行折中。

這種補(bǔ)償方式可以解決交流補(bǔ)償，但在直流方面還存在問題。首先，MPpa會(huì)將直流電流注入到反饋電路中，并且這個(gè)電流會(huì)隨著負(fù)載的變化而變化，因此會(huì)造成輸出電壓失調(diào)，并且降低了負(fù)載調(diào)整率。此外，當(dāng)負(fù)載電流很小時(shí)，gmp的值也會(huì)很小，無法為電路提供有效的環(huán)路補(bǔ)償。對(duì)于后一個(gè)問題，可以在MPpa和 MPpass管的柵極間添加一個(gè)電阻，為 Mpa的柵極提供一個(gè)電壓 VOS，這樣即使MPpass進(jìn)入亞閾值區(qū)，并聯(lián)路徑仍然會(huì)通過MPpa管提供一個(gè)有效的電流信號(hào)。為解決前一個(gè)問題，可以在MPpa源漏端加入兩個(gè)電流源，這樣通過 MPpa的電流大小不會(huì)隨負(fù)載的變化而變化，同時(shí)也幾乎不會(huì)有電流流入反饋網(wǎng)絡(luò)而造成輸出電壓失調(diào)。對(duì)圖1的電路作小信號(hào)分析可知，由于電流源的高阻特性，需要在 MPpa源極接一個(gè)較大的電容Cp以保證交流信號(hào)從其柵極轉(zhuǎn)換到漏極，可以等效為一個(gè)高通濾波器，其截止頻率為 gmp/Cp。若當(dāng)Cp較小時(shí)，截止頻率位于零點(diǎn)ωz的右側(cè)，會(huì)造成一個(gè)增益凹陷，導(dǎo)致系統(tǒng)不穩(wěn)定。因此需要有：

如果在空載情況下，流過 Mpa管的電流為 1 nA，gmp= 40 nA/V，gmo=200 nA/V，CL=1滋F，則可得到Cp約為40 nF，這樣大的電容在片上是很難實(shí)現(xiàn)的。

上述提到的增益凹陷來自于兩個(gè)信號(hào)，一個(gè)是 MPpass漏極信號(hào)，它對(duì)于電容 CL有一個(gè) 1/s的頻率響應(yīng)，另一個(gè)是MPpa的漏極信號(hào)，它對(duì)于電容Cp有一個(gè)s的頻率響應(yīng)，這兩個(gè)信號(hào)在電路反饋端互相抵消。為了解決這個(gè)問題，本文采用了一種RC頻率響應(yīng)網(wǎng)絡(luò)的方法來代替 Cp。在 RC網(wǎng)絡(luò)中，Ck+1=nCk，Rk+1=mRk，其中 k為該網(wǎng)絡(luò)的級(jí)數(shù),如圖3所示，電容為串聯(lián)關(guān)系，而電阻為并聯(lián)關(guān)系。圖4給出了每個(gè)元件在對(duì)數(shù)坐標(biāo)下的電導(dǎo)圖，斜線為電容的電導(dǎo)線，直線為電阻的電導(dǎo)線，它們分別為平行且等間距，電容與電阻的曲線相交。在高頻情況下，電容C0的電導(dǎo)值在串聯(lián)電容中起主導(dǎo)作用，隨著頻率降低，該值不斷降低，直到遇到電阻R0的電導(dǎo)曲線。當(dāng)頻率繼續(xù)降低時(shí)，電阻R0的電導(dǎo)值起主導(dǎo)作用并不隨頻率變化，直到遇到電容C1的電導(dǎo)曲線。以此類推可以得到該網(wǎng)絡(luò)的頻率響應(yīng)曲線，可以看出該曲線是在電容與電阻之間變換的分段線性曲線，頻率范圍為1/R0C0到1/[n(mn)kR0C0]。該網(wǎng)絡(luò)頻率響應(yīng)可以近似為一個(gè) sa的分頻響應(yīng)網(wǎng)絡(luò)，其中 a=lgm/lg(mn)[4]。隨著網(wǎng)絡(luò)級(jí)數(shù)的增加，低頻的電導(dǎo)交點(diǎn)會(huì)繼續(xù)下延。為得到更好的近似曲線，應(yīng)該使用較小的m與n和較大的k值，但這樣做會(huì)增加電路的復(fù)雜性與面積，這里采用 m=n=k=2，則有a=1/2，這使得 MPpa漏極的頻率響應(yīng)變?yōu)?s1/2，可以很好地避開增益凹陷。同時(shí)，按照前面的假設(shè)，并設(shè)R0=1/ 2gmp，高通截止頻率為 gmp/C0，則 C0只需要大于 2.5 pF即可實(shí)現(xiàn)足夠的頻率補(bǔ)償。為節(jié)省面積，采用MOS管代替網(wǎng)絡(luò)中的電阻，整體電路如圖5所示。

圖3 RC頻率響應(yīng)原理圖

圖4 RC響應(yīng)電導(dǎo)圖

圖5 LDO原理圖

3 仿真結(jié)果

電路采用CSMC 0.35 μm工藝，使用 Cadence Spectre對(duì)設(shè)計(jì)的LDO進(jìn)行仿真。圖6為電源電壓變化下LDO電路在空載與滿載下的靜態(tài)電流，圖7為負(fù)載變化下的靜態(tài)電流，表1給出了整個(gè)LDO系統(tǒng)的性能仿真參數(shù)。

圖 6 靜態(tài)電流 VS輸入電壓（Iload=0，150 mA）

圖7 靜態(tài)電流 VS負(fù)載電流（Vin=3.3 V，5 V）

表1 LDO性能仿真參數(shù)

4 結(jié)論

本文設(shè)計(jì)了一種超低靜態(tài)功耗的LDO電路，正常工作下最大靜態(tài)電流為600 nA，最小靜態(tài)電流為350 nA，有效地提高了電源的工作效率，顯著延長(zhǎng)了工作時(shí)間。同時(shí)，本文采用一種新穎的分頻響應(yīng)網(wǎng)絡(luò)對(duì)電路進(jìn)行補(bǔ)償，在保證電路穩(wěn)定工作的基礎(chǔ)上盡可能降低了靜態(tài)功耗。本文設(shè)計(jì)的LDO采用0.35 μm標(biāo)準(zhǔn)CMOS工藝，輸入電壓為3.3 V～5 V，輸出電壓為3 V，最大負(fù)載電流為150 mA。

[1]RINCON-MORA G A，ALLEN P E.A low-voltage，low quiescent current，low drop-out regulator[J].IEEE J Sol Sta Circ，1998，33(1)：36-44.

[2]KRUMMENACHER F，JOEHL N.A 4-MHz CMOS continuous-time filter with on-chip automatic tuning[J].IEEE J Sol Sta Circ，1988，23(3)：750-758.

[3]KAY M.Design and analysis of an LDO voltage regulator with a PMOS power device[Z].Preliminary paper pending publication，Texas Instruments.

[4]CHAREF A，SUN H H，TSAO Y Y，et al.Fractional system as represented by singularity function[J].IEEE J Trans.On Auto Control，1992，37(9)：1465-1470.

An ultra-low quiescent current LDO

Liu Bo1，2，Liu Xin3，F(xiàn)an Xiaohua3，Yang Jun1，3，Zhang Haiying3
(1.Nanjing CSM-IC Microelectronics Inc.，Nanjing 210046，China；2.University of Chinese Academy of Sciences，Beijing 100049，China；3.Institute of Microelectronics of Chinese Academy of Sciences，Beijing 100029，China)

A low voltage low dropout regulator(LDO)is presented,which utilizes the proposed operational transconductance amplifier working in the subthreshold region to achieve ultra-low quiescent current,thus contributing to a low power consumption and a high efficiency.The proposed LDO is designed in a 0.35 μm standard CMOS process,and the whole circuit occupies an area of 0.8 mm2，dissipating a quiescent current flow of 500 nA at typical working condition as well as delivering a largest current of 150 mA at full-load condition.The circuit is operable with the input voltage ranging from 3.3 V to 5 V，and the output voltage is 3 V.

LDO；ultra-low quiescent current；operational transconductance amplifier；subthreshold

TN432

A

10.16157/j.issn.0258-7998.2015.11.014

劉博，劉欣，樊曉華，等.一種超低靜態(tài)功耗LDO的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2015，41(11)：51-53，57.

英文引用格式：Liu Bo，Liu Xin，F(xiàn)an Xiaohua，et al.An ultra-low quiescent current LDO[J].Application of Electronic Technique，2015，41(11)：51-53，57.

2015-03-31)

劉博（1988-），通信作者，男，碩士研究生，主要研究方向：模擬集成電路設(shè)計(jì)，E-mail：jzhk1618@126.com。

劉欣（1982-），女，博士，主要研究方向：模擬、射頻集成電路設(shè)計(jì)。

樊曉華（1976-），男，博士，研究員，主要研究方向：模擬、射頻集成電路設(shè)計(jì)。