基于雙同步旋轉(zhuǎn)坐標(biāo)的單/三相通用鎖相算法設(shè)計

王汝泉，和軍平，譚詩干，陳 力

（1.哈爾濱工業(yè)大學(xué)深圳研究生院，深圳518055；2.深圳市通業(yè)科技發(fā)展有限公司，深圳518000）

基于雙同步旋轉(zhuǎn)坐標(biāo)的單/三相通用鎖相算法設(shè)計

王汝泉1，和軍平1，譚詩干2，陳 力2

（1.哈爾濱工業(yè)大學(xué)深圳研究生院，深圳518055；2.深圳市通業(yè)科技發(fā)展有限公司，深圳518000）

提出了一種新型單相/三相通用鎖相環(huán)算法。該算法將單相電壓、三相電壓統(tǒng)一視為三相不平衡信號，在雙dq同步旋轉(zhuǎn)坐標(biāo)系上進(jìn)行投影，利用二倍頻分量提取網(wǎng)絡(luò)來實現(xiàn)正序信號、負(fù)序信號的快速解耦，有效提高了鎖相環(huán)低通濾波器的截止頻率；同時，利用正序直流d/q比值作為鎖相環(huán)反饋量，克服了交流母線電壓幅值變化的影響；同時還介紹了算法的結(jié)構(gòu)和原理，建立了鎖相環(huán)傳遞函數(shù)?？疾炝随i相環(huán)傳遞函數(shù)的零極點分布，分析了采樣周期、低通濾波器截止頻率對鎖相性能的影響。最后，進(jìn)行了仿真和實驗，證明了該算法的有效性。

單相/三相通用鎖相環(huán)算法；dq同步旋轉(zhuǎn)坐標(biāo)；二倍頻分量提取網(wǎng)絡(luò)

引言

鎖相環(huán)技術(shù)PLL（phase-locked loop）是分布式發(fā)電設(shè)備并網(wǎng)、大功率變頻驅(qū)動設(shè)備并聯(lián)的關(guān)鍵技術(shù)之一，特別是交流母線電壓波形存在較大畸變時，可靠、快速、準(zhǔn)確的鎖相技術(shù)對于變流裝置并聯(lián)非常重要［1-3］。目前，基于dq同步旋轉(zhuǎn)坐標(biāo)法的軟件鎖相技術(shù)可實現(xiàn)平衡三相電壓下相位的準(zhǔn)確提取，但當(dāng)交流母線電壓不平衡或畸變較大時，該方法的鎖相精度與可靠性尚存在不足［4］。為此，文獻(xiàn)［5，6］分別提出利用自適應(yīng)陷波器ANF（adaptive notch filter）和滑動平均濾波器MAF（moving average filter）來減小電壓不平衡、波形畸變的影響，但其抗擾能力受濾波器帶寬的限制；文獻(xiàn)［7］使用廣義二階積分器SOGI（second order generalized integrator）對電壓基波和諧波中的正負(fù)序分量進(jìn)行分離提取，再對基波正序分量閉環(huán)控制來實現(xiàn)鎖相，但該方法需要產(chǎn)生額外的虛擬正交信號；文獻(xiàn)［8，9］利用遞歸離散傅里葉變換、離散卡爾曼濾波器以提高鎖相效果，但控制算法復(fù)雜、運算負(fù)擔(dān)大。此外，通常的鎖相算法僅適用于三相電網(wǎng)或單相交流母線，而在高速動車組變頻傳動、單/三相阻抗源變換器等應(yīng)用場合，具有單/三相通用功能的可靠、高精度鎖相算法也是很有必要的。

針對上述應(yīng)用情況，本文提出一種抗擾、快速、精確的單相/三相通用的新型數(shù)字鎖相算法。該算法將不僅適于三相電情景，當(dāng)交流母線單相電網(wǎng)電壓信號等效為三相電壓不平衡的一種特殊狀況，進(jìn)而在dq雙同步旋轉(zhuǎn)坐標(biāo)方法的基礎(chǔ)上，利用二倍頻分量提取網(wǎng)絡(luò)，實現(xiàn)對基波正、負(fù)序信號的解耦控制和鎖相。介紹了該單相/三相通用鎖相環(huán)的原理和算法框圖，并進(jìn)行了建模仿真和實測驗證。結(jié)果表明，該新算法改善了鎖相的動靜態(tài)性能，實現(xiàn)單相/三相兩種電網(wǎng)電壓下的可靠鎖相。

1 單相/三相電壓等效模型的雙同步旋轉(zhuǎn)坐標(biāo)特性分析

交流母線中的三相電壓通常以對稱正序分量為主成分，工頻正序分量在同步旋轉(zhuǎn)坐標(biāo)下表現(xiàn)為易分辨和處理的直流量，因而基于dq同步旋轉(zhuǎn)坐標(biāo)的三相電壓軟件鎖相技術(shù)近年來得到了迅速發(fā)展［1-8］。而在高速動車組變頻器并聯(lián)驅(qū)動、單/三相阻抗源變換器等應(yīng)用場合，進(jìn)行可靠地單/三相通用鎖相也很有必要。如將單相電網(wǎng)電壓視為三相電壓的一種特殊情況，即三相電壓不平衡狀況，就可在前述三相軟件鎖相的基礎(chǔ)上，實現(xiàn)單相/三相電壓可靠的鎖相環(huán)設(shè)計，起到簡化和通用設(shè)計的目的。

1.1 單相電壓等效的三相不平衡電壓模型

任一組三相正弦信號均可以分解為對稱的正序分量、負(fù)序分量和零序分量，而單相電壓信號實際上可等效為三相電壓不平衡的一種特例。也即，將該單相電壓作為A相，另兩相B相、C相電壓為零，就構(gòu)成了一組三相不平衡電壓。該三相不平衡電壓可分解為正序分量、負(fù)序分量和零序分量，原理示意如圖1所示。

圖1 單相電壓等效的三相不平衡電壓模型Fig.1 Three-phase unbalanced voltage model of single phase voltage

轉(zhuǎn)化為方程組，即

解方程組，得

可見，該單相電壓等效的不平衡三相電壓的正序分量、負(fù)序分量、零序分量幅值相等。特別地，與相位也相同，這表明正序成分的A相分相電壓信號與該單相電壓信號時間相位一致。因此，如果能準(zhǔn)確鎖相住正序成分A相分相電壓的相位，就實現(xiàn)了與該單相電壓的同步。三相電網(wǎng)電壓還有零序分量會影響到軟件鎖相的性能，為此，本算法先將三相電壓求和，得到零序分量，再從三相電壓中減去該零序分量，得到僅有正序、負(fù)序分量的電壓成分，以利于鎖相算法的后續(xù)處理，故本文忽略了零序分量。

1.2 雙同步旋轉(zhuǎn)坐標(biāo)特性分析

圖2 雙同步旋轉(zhuǎn)坐標(biāo)系Fig.2 Double Synchronous Reference Frame

式中：φ+為矢量與d+軸的夾角；φ-為矢量與d-軸的夾角。則負(fù)序分量在同步旋轉(zhuǎn)坐標(biāo)系d-q-上投影的直流分量算式為

由此可見，電壓矢量V在d+q+、d-q-坐標(biāo)系中的投影由直流分量和二倍頻交流分量組成。如用低通濾波器濾除二倍頻分量，即可得到正序直流分量、負(fù)序直流分量。此外，由式（4）～式（7）可看出正負(fù)序直流分量與二倍頻分量間也存在關(guān)聯(lián)，如已得到正序直流分量和負(fù)序直流分量，二倍頻分量也可由直流分量計算得到，即

2 單相/三相通用鎖相環(huán)結(jié)構(gòu)及其改進(jìn)算法

通常的同步旋轉(zhuǎn)坐標(biāo)軟件鎖相算法用較低截止頻率的低通濾波器LPF（low pass filter）去濾除二倍頻和高次分量，但截止頻率較低會降低鎖相環(huán)動靜態(tài)性能。本通用鎖相設(shè)計在雙同步旋轉(zhuǎn)坐標(biāo)基礎(chǔ)上引入兩項改進(jìn)算法，一是利用直流分量與二倍頻分量間內(nèi)在關(guān)系，構(gòu)建了快速二倍頻消除網(wǎng)絡(luò)，大大提高濾波速度，提高鎖相動靜態(tài)性能；二是用正序同步坐標(biāo)中的直流q/d比值為鎖相環(huán)反饋量，以改善穩(wěn)定性，克服電網(wǎng)電壓幅值變化的影響。

2.1 二倍頻分量提取網(wǎng)絡(luò)設(shè)計

造成鎖相環(huán)低通濾波器截止頻率低的主要原因是同步旋轉(zhuǎn)坐標(biāo)中二倍頻分量頻率較低、幅值較大。如能在進(jìn)入低通濾波器前，大大降低二倍頻分量的幅值，就可以有效減緩對濾波器截止頻率的要求。實際上，根據(jù)式（8）和式（9），二倍頻分量也可由濾波后的直流分量計算而得，故構(gòu)建出的二倍頻分量提取網(wǎng)絡(luò)［9］如圖3所示。

圖3 二倍頻分量提取網(wǎng)絡(luò)Fig.3 Double frequency components extraction network

可以看出，該提取網(wǎng)絡(luò)由2個小閉環(huán)算法構(gòu)成。提取網(wǎng)絡(luò)的輸入量與反饋預(yù)估出的二倍頻分量相減后，送給低通濾波器LPF濾波。這樣有效緩解了對濾波器衰減量的要求，大大提高截止頻率。

2.2 單相/三相通用鎖相環(huán)算法

本文單相/三相通用鎖相環(huán)算法的原理框圖如圖4所示，對于單相信號，將其轉(zhuǎn)化為B相、C相信號為零值的等效三相不平衡信號。該設(shè)計使用雙同步旋轉(zhuǎn)坐標(biāo)變換得到三相電壓兩個坐標(biāo)系d+q+和d-q-的投影分量，采用二倍頻分量提取網(wǎng)絡(luò)估算出二倍頻分量，在雙同步旋轉(zhuǎn)坐標(biāo)系中減去估算出的二倍頻分量，來實現(xiàn)對正、負(fù)序投影分量的快速解耦，再經(jīng)低通濾波器LPF即獲得兩同步旋轉(zhuǎn)坐標(biāo)系中的各直流分量。則該低通濾波器的截至頻率可大大提高。

圖4 單相/三相兩用鎖相環(huán)控制框圖Fig.4 Block diagram single-phase/three-phase phase-locked loop control

3 通用鎖相環(huán)的模型分析與參數(shù)設(shè)計

為分析所提通用鎖相算法的性能及進(jìn)行參數(shù)優(yōu)化設(shè)計，本文對該鎖相環(huán)進(jìn)行了建模分析和參數(shù)作用分析。設(shè)電網(wǎng)電壓的輸入相位為θin，鎖相環(huán)的輸出相位為θout，鎖相環(huán)閉環(huán)模型如圖5所示。

圖5 鎖相環(huán)系統(tǒng)模型Fig.5 Model of the designed PLL

圖中LPF低通濾波器為二階巴特沃斯濾波器，控制器數(shù)字采樣等效為延遲環(huán)節(jié)，則可得到補償前的鎖相環(huán)開環(huán)傳遞函數(shù)，為

式中：ωc為低通濾波器截止頻率；Ts為系統(tǒng)采樣周期。為確定模型中各參數(shù)對系統(tǒng)動態(tài)、穩(wěn)態(tài)性能的影響，本文用Matlab軟件，對不同參數(shù)下系統(tǒng)開環(huán)傳遞函數(shù)的零極點分布進(jìn)行分析。

3.1 低通濾波器截止頻率對系統(tǒng)性能的影響

設(shè)采樣時間Ts＝10-4s不變，LPF的截止頻率 fc由10 Hz逐步遞增到100 Hz，系統(tǒng)開環(huán)傳遞函數(shù)的零極點分布變化如圖6所示?？梢?，極點隨濾波器截止頻率增加而虛部更大，系統(tǒng)將有更高的振蕩頻率，不利于進(jìn)入穩(wěn)態(tài)；同時，過低的截止頻率也將降低鎖相的動態(tài)響應(yīng)速度。本設(shè)計取fc＝40 Hz作為LPF截止頻率，來兼顧系統(tǒng)的動靜態(tài)性能。

圖6 系統(tǒng)零極點隨濾波器截止頻率變化趨勢Fig.6 Variation tendency of pole-zero location with ωcchanging

3.2 采樣周期對系統(tǒng)性能的影響

令截止頻率fc為40 Hz，將控制器采樣周期Ts從10-3s遞減到10-5s，則開環(huán)傳遞函數(shù)的零極點分布變化如圖7所示?？梢?，開環(huán)系統(tǒng)的極點隨著采樣頻率的提高而有更大的負(fù)實部，系統(tǒng)將具有更快的動態(tài)響應(yīng)性能。但控制器的采樣頻率不能無限增大，結(jié)合本鎖相環(huán)的硬件情況，取采樣周期Ts為10-4s。

圖7 系統(tǒng)零極點隨采樣周期變化趨勢Fig.7 Variation tendency of pole-zero location with the change of Ts

3.3 PI控制器參數(shù)設(shè)計

利用Matlab可對控制器的比例積分參數(shù)PI進(jìn)行優(yōu)化設(shè)計。針對前述系統(tǒng)開環(huán)傳遞函數(shù)零極點位置，本設(shè)計將PI控制器的極點選在原點，零點選在實軸上-14處，即得到系統(tǒng)PI控制器的參數(shù)為：Kp＝26，Ki＝410。

4 仿真與實驗驗證

為驗證所提單相/三相通用鎖相環(huán)算法及其效果，本文進(jìn)行了仿真和實際測試。仿真在Matlab/ Simulink中進(jìn)行，實物鎖相器以TMS320F28335 DSP為核心，分別驗證了三相電壓輸入、單相電壓輸入和波形畸變等時的鎖相效果。

4.1 三相電網(wǎng)電壓的鎖相效果

令三相電網(wǎng)電壓為平衡電壓，其幅值為10 V、頻率為50 Hz，本通用鎖相算法對A相電壓鎖相的仿真結(jié)果如圖8所示。由圖可見，鎖相算法準(zhǔn)確地實現(xiàn)了鎖相功能。

圖8 鎖相環(huán)對A相的仿真結(jié)果Fig.8 Simulation result of designed PLL to phase A

對三相電網(wǎng)電壓的實際鎖相效果如圖9所示。圖中，對比圖9（a）的A相實際電壓與圖9（b）中鎖相后得到相位對應(yīng)的正弦值，其靜態(tài)誤差小于3%，可見鎖相準(zhǔn)確。

圖9 實驗驗證鎖相環(huán)對A相的鎖相結(jié)果Fig.9 Experiment result of designed PLL to phase A

令三相電網(wǎng)電壓為平衡電壓，其幅值為10 V、頻率為50 Hz，對比本文提出的單相/三相兩用鎖相環(huán)算法與文獻(xiàn)［10］的鎖相環(huán)算法的系統(tǒng)性能，對比結(jié)果如圖10所示。由圖可見，d軸分量和q軸分量的動態(tài)響應(yīng)在三相輸入情況下，兩種算法的系統(tǒng)性能接近。

圖10 兩種算法的系統(tǒng)性能對比Fig.10 Comparison between two algorithms system performance

4.2 單相電網(wǎng)電壓的鎖相效果

令幅值為10 V、頻率為50 Hz的單相電壓作為被檢測信號輸入給鎖相環(huán)算法的A相，同時令B相和C相的輸入為0，仿真結(jié)果如圖11所示。由圖可以看出，該鎖相環(huán)算法對單相電壓也實現(xiàn)了準(zhǔn)確鎖相。

圖11 鎖相環(huán)對單相電壓仿真鎖相結(jié)果Fig.11 Simulation result of designed PLL to single phase

對該單相電壓的實際鎖相結(jié)果如圖12所示，圖中（a）為實際電壓波形，圖中（b）為鎖相環(huán)得到的相位正弦值。由圖可見，鎖相是準(zhǔn)確的。

圖12 鎖相環(huán)對單相電壓實驗鎖相結(jié)果Fig.12 Experiment result of designed PLL to single phase

為考察本文所提的單相/三相兩用鎖相環(huán)算法的系統(tǒng)性能，本文利用仿真與文獻(xiàn)［11］的鎖相算法的性能進(jìn)行對比。

令單相電壓幅值為10 V、頻率為50 Hz，上述兩種算法的d軸分量、q軸分量的穩(wěn)態(tài)精度如圖13所示。由圖對比可見，在單相電壓輸入情況下，即被檢測信號輸入給鎖相環(huán)算法的A相，同時令B相、C相輸入為0，本文所提的改進(jìn)法的穩(wěn)態(tài)精度明顯要好于傳統(tǒng)算法，同時新算法對d軸分量的動態(tài)跟隨能力也有提高。

圖13 改進(jìn)算法與傳統(tǒng)算法的對比Fig.13 Comparison of designed PLL and conventional PLL

4.3 鎖相算法抗畸變能力

令三相電網(wǎng)電壓為平衡電壓，幅值為10 V、頻率為50 Hz，電網(wǎng)中注入5次諧波和7次諧波，其幅值分別為2 V和1 V，分別驗證在三相與單相情況下，本通用鎖相算法對A相電壓鎖相情況，其仿真結(jié)果如圖14所示。由圖可見，本算法在惡劣電壓工況下仍可實現(xiàn)鎖相功能，準(zhǔn)確地實現(xiàn)了鎖相。

圖14 電壓畸變情況下鎖相結(jié)果Fig.14 Result of designed PLL under voltage distorted

5 結(jié)語

本文設(shè)計了一種基于雙旋轉(zhuǎn)坐標(biāo)的單相/三相通用鎖相環(huán)算法。該算法將單相電壓、三相電壓統(tǒng)一視為三相不平衡信號，在雙dq同步旋轉(zhuǎn)坐標(biāo)系上投影，利用二倍頻分量提取網(wǎng)絡(luò)來實現(xiàn)正序信號、負(fù)序信號的快速解耦，有效提高了鎖相環(huán)低通濾波器的截止頻率；同時，利用直流d/q比值作為鎖相環(huán)反饋量，克服了電網(wǎng)電壓幅值變化的影響。Matlab仿真和實際測試表明，本文提出的單相/三相通用鎖相環(huán)算法是可行的，具有優(yōu)良的動靜態(tài)性能，可供交流并聯(lián)變換裝置設(shè)計人員參考。

［1］闞家榮，肖華鋒，過亮,等.基于下垂鎖相的逆變器并網(wǎng)控制策略研究［J］.中國電機工程學(xué)報，2011，31（l8）：21-26.Kan Jiarong，Xiao Huafeng，Guo Liang，et al.Study of control strategy for grid-connected inverters based on dropped PLL［J］.Proceedings of the CSEE，2011，31（18）：21-26（in Chinese）.

［2］張志霞，樸在林，郭丹，等.一種應(yīng)用于電力系統(tǒng)的鎖相環(huán)［J］，電工技術(shù)學(xué)報，2012，27（2）：251-256.Zhang Zhixia，Piao Zailin，Guo Dan，et al.A Kind of Phase-Locked Loop for Power System［J］.Transactions of China Electrotechnical Society，2012，27（2）：251-256（in Chinese）.

［3］王顥雄，馬偉明，肖飛，等.雙dq變換軟件鎖相環(huán)的數(shù)學(xué)模型研究［J］.電工技術(shù)學(xué)報，2011，26（7）：237-241.Wang Haoxiong，Ma Weiming，Xiao Fei，et al.Study of Model of Software Phase Locked-Loop Based on Dual-dq Synchronous Transform［J］.Transactions ofChina Electrotechnical Society，2011，26（7）：237-241（in Chinese）.

［4］Frede B，Remus T，Marco L，et.al.Overview of Control and Grid Synchronization for Distributed Power Generation Systems［J］.IEEE Transactions on industrial electronics，2006，53（5）：1398-1409.

［5］Suzan E，Masoud K G，Alireza B.Enhancing the Three-Phase Synchronous Reference Frame PLL to remove Unbalance and Harmonic Errors［J］，IEEE，2009，50（7）：64-68.

［6］Eider R，Josep P，Salvador C，et al.Grid sequence detector based on a stationary reference frame［J］.IEEE，2010，20（2）：241-246.

［7］Pedro R，Alvaro L I C，et al.Multi-resonant frequencylocked loop for grid synchronization of power converters under distorted grid conditions［J］.Chinese Journal of Ra-dio Science，2005，20（3）：395-399.

［8］李明，王躍，方熊，等.無正交虛擬信號生成的單相DQ鎖相環(huán)研究［J］.中國電機工程學(xué)報，2011，31（15）：1169-1174.Li Ming，Wang Yue，F(xiàn)ang Xiong，et al.Research on single-phase DQ phase-locked loop without imaginary signal generation［J］.Proceedings of the CSEE，2011，31（15）：1169-1174（in Chinese）.

［9］Pedro R，Josep P，Joan B，et al.Decoupled double synchronous referecnce frame PLL for power converters control［J］.IEEE Transactions on Power Electronics，2007，22（2）：584-592.

［10］Minambres V，Milanés M I，Vinagre B，et.al.Comparison of controllers for a three-phase phase locked loop system under distorted conditions［J］.IEEE Power Quality，Alternative Energy and Distributed Systems，2009：79-85.

Design of Single-phase/Three-phase Phase-locked Loop Algorithm Based on Double Synchronous Reference Frame

WANG Ruquan1，HE Junping1，TAN Shigan2，CHEN Li2
（1.Shenzhen Graduate School，Harbin Institute of Technology，Shenzhen 518055，China；2.Shenzhen Tongye Technical Development Co.，Ltd.，Shenzhen 518000，China）

An improved single-phase/three-phase phase-locked loop algorithm is proposed in this paper.This new algorithm treats the single-phase circumstance as a special unbalanced three-phase situation and then a three-phase phase-locked loop technology can be utilized and improved.In order to fast eliminate the coupled influence caused by positive sequence signal and negative sequence signal，a double frequency components extraction network is analyzed and built up for the double dq-synchronous reference frame PLL close-loop algorithm.This paper introduces the structure of this new algorithm and builds its transfer functions.The position variation tendency of the pole-zero points caused by sampling time and low-pass filter’s cut-off frequency is analyzed in detail and the analysis provide a direct guidance for PLL parameter design.In the end，simulation and experiment results verifiy the versatility，compatibility and effectiveness of this new phase-locked loop algorithm.

single-phase/three phase versatile phase-clocked loop algorithm；dq-synchronous reference frame；double frequency components extraction network

王汝泉（1986-），男，碩士，研究方向：電力電子與電力傳動，E-mail：wangrq 1022@163.com；

和軍平（1971-）通信作者，男，博士，副教授，研究方向：電力電子技術(shù)和電磁兼容，E-mail：hejunping@hitsz.edu.cn；

譚詩干（1975-），男，碩士，研究方向：電力電子技術(shù)，E-mail：shigan.tan@sztongye.com；

陳力（1982-），男，碩士，研究方向：大功率逆變電源技術(shù)，E-mail：li.chen@sz-tongye.com。

10.13234/j.issn.2095-2805.2015.1.7

：TM 46

：A

2014-08-11

國家留學(xué)基金（201206125059）

Project Supported by China Scholarship Council（201206125059）