理想SOMOS的電容特性*

李　曼,郭宇鋒*,姚佳飛,鄒　楊

(1.江蘇省射頻集成與微組裝工程實(shí)驗(yàn)室,南京 210023;2.南京郵電大學(xué)電子科學(xué)與工程學(xué)院,南京 210023)

?

理想SOMOS的電容特性*

李曼1,2,郭宇鋒1,2*,姚佳飛1,2,鄒楊1,2

(1.江蘇省射頻集成與微組裝工程實(shí)驗(yàn)室,南京 210023;2.南京郵電大學(xué)電子科學(xué)與工程學(xué)院,南京 210023)

摘要:三維集成是當(dāng)前集成電路技術(shù)研究的熱點(diǎn)之一,就三維集成的基本結(jié)構(gòu)——SOMOS結(jié)構(gòu)的低頻和高頻電容-電壓特性進(jìn)行了研究,建立了解析模型,并利用二維半導(dǎo)體器件仿真軟件SILVACO對模型進(jìn)行了驗(yàn)證,二者吻合良好。而后借助該模型,對不同的偏置條件下的低頻和高頻電容—電壓特性的物理機(jī)理進(jìn)行了探討,證實(shí)了通過電容-電壓特性法對三維堆疊結(jié)構(gòu)進(jìn)行無損表征的可行性。

關(guān)鍵詞:三維集成;SOMOS;電容—電壓特性;表征;

三維集成是克服“More Moore”應(yīng)用、提高封裝密度以及電路工作速度和實(shí)現(xiàn)集成電路多功能挑戰(zhàn)的最終解決方案[1-5]。芯片堆疊技術(shù)是實(shí)現(xiàn)三維集成的關(guān)鍵技術(shù)之一,它可以大幅度提高了單位面積上集成的晶體管數(shù)量[6-7]。當(dāng)前常用的芯片堆疊技術(shù)包括芯片到芯片C-to-C(Chip to Chip)、芯片到晶圓C-to-W(Chip to Wafer)、和晶圓到晶圓W-to-W(Wafer to Wafer)等方式。實(shí)現(xiàn)芯片堆疊的基本方法是直接鍵合技術(shù)[8-9],它利用分子間的范德華力實(shí)現(xiàn)兩層硅片粘合在一起,具有溫度低、粘接牢固等優(yōu)點(diǎn)。為了評價(jià)鍵合質(zhì)量,當(dāng)前人們采用的主要方法是SEM(Scanning Electron Microscope)和TEM(Transmission Electron Microscopy)法[10-11],即通過把鍵合后的結(jié)構(gòu)縱向剖開,然后利用掃描電子顯微鏡和透射電子顯微鏡對鍵合界面進(jìn)行觀測。這種方法雖然直觀,但是檢測后的芯片即遭破壞,是一種破壞性檢測,其應(yīng)用受到了限制。能否找到一種既不破壞三維堆疊結(jié)構(gòu),又能對鍵合界面進(jìn)行有效評價(jià)的非破壞性檢測方式,具有重要意義。

當(dāng)前,半導(dǎo)體技術(shù)中常用的非破壞性檢測方式是電壓-電容特性法。低頻和高頻電壓-電容曲線被廣泛應(yīng)用與提取MIS(Metal-Insulator-Semiconductor)結(jié)構(gòu)和MOS(Metal-Oxide-Semiconductor)結(jié)構(gòu)的物理參數(shù),包括摻雜濃度、氧化層厚度、氧化層電荷和界面態(tài)密度等[12-13]。但是三維堆疊結(jié)構(gòu)不同于常見的MIS結(jié)構(gòu),如圖1所示,它實(shí)際上是2個(gè)背靠背的MOS結(jié)構(gòu)的堆疊,即所謂的SOMOS(Semiconductor-Oxide-Metal-Oxide-Semiconductor)結(jié)構(gòu),其C-V(Capacitance-Voltage)特性也必然和常見的MOS結(jié)構(gòu)C-V特性不同。

1　C-V模型

SOMOS結(jié)構(gòu)共分5層,自上而下依次是硅層、氧化層、金屬層、氧化層和硅層。根據(jù)硅層摻雜類型的不同,SOMOS結(jié)構(gòu)可以分為4種:PP型,NN型,NP型,PN型,如圖1(a)所示。為了簡化分析,我們考慮理想SOMOS結(jié)構(gòu),即滿足如下假設(shè):(1)氧化層為理想氧化層,即界面電荷、埋氧層固定電荷、可動(dòng)電荷和界面態(tài)均可忽略不計(jì);(2)半導(dǎo)體和金屬的功函數(shù)差為零;(3)金屬和金屬鍵合的界面無任何缺陷。

圖1　SOMOS結(jié)構(gòu)圖及等效電路模型

由于這4種結(jié)構(gòu)都可以等效為2個(gè)背靠背的MOS結(jié)構(gòu)的串聯(lián),因此我們可以得到一個(gè)統(tǒng)一的等效電路模型,如圖1(b)所示。這里,記Cs1、Co1、Co2和Cs2分別是半導(dǎo)體層1、氧化層1、氧化層2和半導(dǎo)體層2的單位面積上的電容。顯然總電容為

(1)

氧化層電容取決于氧化層的介電常數(shù)和厚度,因此Co1和Co2可以表示為

(2)

這里ε0是氧化層的介電常數(shù),to1和to2分別是是氧化層1和2的厚度。

若記金屬層電勢為VM,金屬層兩側(cè)電荷面密度為QM,則顯然有

|QM|=Co1(VM-VA-Vs1)=Co2(Vs2-VM)

(3)

這里,VA是外加電壓,Vs1和Vs2分別是2個(gè)半導(dǎo)體層的表面勢。

半導(dǎo)體層的微分電容Cs1和Cs2可以通過硅表面空間電荷面密度對表面勢求導(dǎo)得到,即

(4)

這里Qs1和Qs2是半導(dǎo)體層1和半導(dǎo)體層2的空間電荷區(qū)面密度,VA是外加電壓。對于P型摻雜半導(dǎo)體有[14-15]

(5a)

對于N型摻雜半導(dǎo)體有[14-15]

(5b)

(6)

考慮到電荷平衡,顯然有

|QM|=|Qs1|=|Qs2|

(7)

聯(lián)立式(3)、式(5)和式(7),可以解得給定偏壓VA下的半導(dǎo)體層的表面勢Vs1、Vs2和金屬層電勢VM,進(jìn)而代入式(4)、式(2)和式(1),就可以求得總電容。

圖2　SOMOS結(jié)構(gòu)的C-V特性曲線

2　結(jié)果與分析

圖2給出了由上節(jié)模型得到的4種不同類型SOMOS結(jié)構(gòu)的低頻和高頻C-V曲線。其中,N1、N2分別為半導(dǎo)體層1、2的摻雜濃度,to1和to2分別是氧化層1和2的厚度。同時(shí)為了驗(yàn)證模型的正確性,我們采用商用TCAD軟件Silvaco對2種結(jié)構(gòu)的C-V特性進(jìn)行了模擬,并把模擬結(jié)果也繪入圖2。模型的結(jié)果和數(shù)值模擬的結(jié)果吻合良好,證明了模型的正確性。

由圖2可見,SOMOS結(jié)構(gòu)的C-V特性可以分為2類。對于同型摻雜結(jié)構(gòu)(NN型和PP型),低頻C-V曲線都呈“W”形,有2個(gè)極小值和一個(gè)極大值,并在正負(fù)偏電壓非常大的時(shí)候飽和;而高頻C-V曲線呈現(xiàn)“幾”字形,在大的正負(fù)偏壓下也飽和,并在中間部分和低頻C-V曲線重合。對于異型摻雜結(jié)構(gòu)(NP型和PN型),其C-V特性分別和常規(guī)N型或P型MIS結(jié)構(gòu)類似。

為了探究SOMOS結(jié)構(gòu)C-V特性的物理本質(zhì),圖3給出了4種不同類型結(jié)構(gòu)的半導(dǎo)體體內(nèi)壓降隨外加電壓VA的變化關(guān)系?？梢娡蛽诫s結(jié)構(gòu)的兩層半導(dǎo)體體內(nèi)壓降左右對稱,而異型摻結(jié)構(gòu)的兩層半導(dǎo)體體內(nèi)壓降上下對稱。

圖3　半導(dǎo)體電壓降隨外加電壓變化曲線

下面,以PP型結(jié)構(gòu)為例分析同型摻雜SOMOS結(jié)構(gòu)C-V特性的物理本質(zhì)。由圖3(a)可見,當(dāng)外加電壓VA小于零時(shí),半導(dǎo)體層2的電壓降Vs2小于零,因此其上表面為積累態(tài),此時(shí)Cs2可以忽略不計(jì)。但是半導(dǎo)體層1的狀態(tài)有3種情況:

(1)強(qiáng)反型態(tài):此時(shí)VA遠(yuǎn)遠(yuǎn)小于零時(shí),半導(dǎo)體層電壓降Vs1大于費(fèi)米勢的兩倍,對于低頻C-V特性而言,Cs1可以忽略,因此總電容主要由氧化層貢獻(xiàn),因此有:

(8)

式(8)表明總電容與外加電壓VA無關(guān),因此圖2(a)中的AB段和橫軸平行。

但對于高頻電容而言,由于反型層中電子的產(chǎn)生和復(fù)合跟不上高頻信號(hào)的變化,Cs1≈εs/xdm1(xdm1是半導(dǎo)體層1的最大耗盡區(qū)寬度),從而

(9)

(2)弱反型態(tài):此時(shí)半導(dǎo)體層1內(nèi)的電壓降Vs1大于費(fèi)米勢,但是小于其兩倍,反型層電荷數(shù)量較少,低頻特性中反型層電容Cinv1不能忽略,因此有:

(10)

(3)耗盡態(tài):此時(shí)半導(dǎo)體層1內(nèi)的電壓降Vs1小于費(fèi)米勢,Cs1≈εo/xd1(xd1是耗盡區(qū)寬度),低頻和高頻C-V都可以由下式計(jì)算:

Ctotal≈εo/(to1+to2+kxd1)

(11)

從圖3(a)中可以看出,當(dāng)VA大于零后,半導(dǎo)體層1的電壓降Vs1小于零,其下表面為積累態(tài),Cs1忽略不計(jì)。但是隨著外加電壓的升高,半導(dǎo)體層2狀態(tài)依次由耗盡、反型,過渡到強(qiáng)反型,因此C-V曲線對稱于外加電壓小于零的情形,這里不再深入分析。需要說明的是,低頻C-V曲線的2個(gè)極小值和高頻C-V曲線的2個(gè)飽和值取決于摻雜濃度的高低,摻雜濃度越高,低頻C-V的極小值和高頻C-V的飽和值都越大,反之依然。

對于異型摻雜SOMOS結(jié)構(gòu),以PN型為例,隨著外加電壓從負(fù)偏壓到正偏壓逐漸增加,可以分為4種情況進(jìn)行分析:

(1)積累態(tài):當(dāng)外加電壓VA小于零時(shí),N型半導(dǎo)體內(nèi)電壓降Vs1大于零而P型半導(dǎo)體內(nèi)電壓降Vs2小于零,因此2個(gè)半導(dǎo)體層和氧化層的界面都為積累態(tài),半導(dǎo)體層電容可以忽略不計(jì),總電容主要由氧化層貢獻(xiàn),此時(shí)低頻和高頻特性均由下式?jīng)Q定:

Ctotal≈Co1Co2/(Co1+Co2)=eo/(to1+to2)

(12)

(2)耗盡態(tài):當(dāng)外加電壓VA大于零后當(dāng)仍較低時(shí),2個(gè)半導(dǎo)體層內(nèi)的電壓降均低于費(fèi)米勢,耗盡區(qū)電容不能忽略,低頻和高頻特性均有下式?jīng)Q定:Ctotal≈Co1Co2/(Co1+Co2)=eo/(to1+to2+kxd1+kxd2)

(13)

這里xd1和xd2分別是半導(dǎo)體層1和2的耗盡區(qū)寬度,其隨著外加電壓增加而迅速增加,因此總電容迅速下降,如圖2(d)中BC段所示。

(3)弱反型態(tài):當(dāng)外加電壓VA較高時(shí),2個(gè)半導(dǎo)體層內(nèi)壓降高于費(fèi)米勢,反型層內(nèi)電荷數(shù)較少,對于高頻特性而言,反型層電容Cinv1和Cinv2可以忽略不計(jì),但是對于低頻電容而言,其不能忽略。因此高頻電容仍然由決定,而低頻電容有下式?jīng)Q定:

(14)

(4)強(qiáng)反型態(tài):當(dāng)外加電壓VA足夠高時(shí),2個(gè)半導(dǎo)體層內(nèi)電壓降均高于各自費(fèi)米勢的兩倍,反型層電荷密度足夠多,反型層電容對于低頻電容的貢獻(xiàn)可以忽略不計(jì),因此有:

(15)

(16)

由于2個(gè)半導(dǎo)體層最大耗盡區(qū)寬度xdm1和xdm2均與外加電壓無關(guān),因此由式(15)和式(16)可知,低頻和高頻電容都達(dá)到飽和,且低頻電容大于高頻電容,這與圖2(d)一致。

3　結(jié)論

三維集成技術(shù)是集成電路發(fā)展的方向,而SOMOS結(jié)構(gòu)是三維集成的基本結(jié)構(gòu)。本文建立了同型摻雜和異型摻雜SOMOS結(jié)構(gòu)的電容-電壓特性模型,并借助二維半導(dǎo)體器件仿真軟件SILVACO對模型進(jìn)行了驗(yàn)證,二者的一致性證明了模型的正確性。而后借助該模型,對SOMOS結(jié)構(gòu)的電容-電壓特性的物理機(jī)制進(jìn)行了分析,探討了其C-V曲線在不同的外加電壓下呈現(xiàn)不同的特性的內(nèi)在原因。本文的工作初步證實(shí)了C-V法對三維集成結(jié)構(gòu)進(jìn)行無損電學(xué)表征的可行性。

參考文獻(xiàn):

[1]KimY,KangSK,KimSD,etal.WaferWarpageAnalysisofStackedWafersfor3DIntegration[J].MicroelectronicEngineering,2012,89:46-49.

[2]Gueguen P,Ventosa C,Cioccio L D,et al.Physics of Direct Donding:Applications to 3D Heterogeneous or Monolithic Integration[J].Microelectronic Engineering,2010,87:477-484.

[3]Lim D F,Wei J,Leong K C,et al.Cu Passivation for Enhanced Low Temperature(≤300 ℃)Bonding in 3D Integration[J].Microelectronic Engineering,2013,106:144-148.

[4]Blanchard C L.Smart StackingTMTechnology:An Industrial Solution for 3D Layer Stacking[C]//IEEE Integration Conference on Integrated Circuit Design and Technology,2011,1-4.

[5]Charleta B,Cioccioa L D,Dechampa J,et al.Chip-to-Chip Intercon-nections Based on the Wireless Capacitive Coupling for 3D Integration[J].Microelectronic Engineering,2006,83:2195-2199.

[6]Liu F Y,Ionica I,Guo Y F,et al.A New Extracting Method for Estimating the Bonding Quality of Metal Bonding Wafers[C]//EuroSOI 2013,Paris:1-4.

[7]Ko C T,Chen K N.Reliability of Key Technologies in 3D Integration[J].Microelectronics Reliability,2013,53:7-16.

[8]Ko C T,Chen K N.Low Temperature Bonding Technology for 3D Integration[J].Microelectronics Reliability,2012,52:302-311.

[9]Ko C T,Chen K N.Wafer-Level Bonding/Stacking Technology for 3D Integration[J].Microelectronics Reliability,2010,50:481-488.

[10]Tang Y S,Chang Y J,Chen K N.Wafer-Level Cu-Cu Bonding Technology[J].Microelectronics Reliability,2012,52:312-320.

[11]Rachid T.Full Characterization of Cu/Cu Direct Bonding for 3D Integration[C]//Electronic Components and Technology Conference,2010:219-255.

[12]胡輝勇,張鶴鳴,崔敏.GaN基MFS結(jié)構(gòu)C-V特性研究[J].電子器件,2010,33(6):684-686.

[13]Srivastava V M.Capacitance-Voltage Measurement for Characterization of a Metal-Gate MOS Process[J].International Journal of Recent Trends in Engineering,2009,1(4):4-10.

[14]劉恩科,朱秉升,羅晉生.半導(dǎo)體物理學(xué)[M].北京:國防工業(yè)出版社,2012:240-279.

[15]Sze S M,Ng K K.Physics of Semiconductor Devices[M].Spring,2002,197-240.

李曼(1992-),女,江蘇鹽城人,南京郵電大學(xué)電子科學(xué)與工程學(xué)院,從事集成電路設(shè)計(jì)和微納電子器件方向的研究,qiqing101@gmail.com;

郭宇鋒(1974-),男,河南洛陽人,博士、教授、博士生導(dǎo)師,中國電子學(xué)會(huì)高級會(huì)員,南京郵電大學(xué)電子科學(xué)與工程學(xué)院副院長,電工電子實(shí)驗(yàn)教學(xué)中心主任,工程訓(xùn)練中心副主任(兼),從事功率器件及其集成技術(shù)、射頻器件及其集成技術(shù)、微納電子器件、射頻電路與系統(tǒng)等方向的研究。近年來主持完成了包括國家自然科學(xué)基金在內(nèi)的20余項(xiàng)科研項(xiàng)目,迄今在其研究領(lǐng)域發(fā)表學(xué)術(shù)論文近80篇,其中近60篇被SCI或EI收錄。此外還申請中國發(fā)明專利20項(xiàng),yfguo@njupt.edu.cn;

姚佳飛(1988-),男,江蘇常熟人,南京郵電大學(xué)電子科學(xué)與工程學(xué)院,從事功率器件及其集成技術(shù)方向的研究,jiffcarfied@163.com;

鄒楊(1993-),女,江蘇揚(yáng)州人,南京郵電大學(xué)電子科學(xué)與工程學(xué)院,從事集成電路設(shè)計(jì)和微納電子器件方向的研究,1256075906@qq.com。

Capacitance-VoltageCharacteristicsofIdealSOMOSStructures*

LIMan1,2,GUOYufeng1,2*,YAOJiaofei1,2,ZOUYang1,2

(1.Jiangsu Province Engineering Lab of RF integration and Micropackage,Nanjing 210023,China;2.College of Electronic Science and Engineering,Nanjing University of Posts and Telecommunications,Nanjing 210023,China)

Abstract:Three-dimensional integration is of great interest to IC technology currently.Low and high frequency capacitance-voltage characteristics of the SOMOS structure,the basic stack structure properties in 3D integration,are investigated.An analytical model is proposed and verified using the two-dimensional semiconductor simulator SILVACO.The results show that both are in good agreement.Based on the model,the physical mechanism of low and high frequency capacitance-voltage characteristics under various bias are researched.This work contributes to the non-destroyed characterization of the 3D stack structure in 3D integrations.

Key words:three-dimensional integration;SOMOS;capacitance-voltage characteristics;characterization

doi:EEACC:2560;213010.3969/j.issn.1005-9490.2014.05.005

中圖分類號(hào):TN301;TN492

文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1005-9490(2014)05-0822-04

收稿日期:2013-10-30修改日期:2013-11-12

項(xiàng)目來源:國家自然科學(xué)基金項(xiàng)目(61076073);教育部博士點(diǎn)基金項(xiàng)目(20133223110003)