一類(lèi)適用于串行通信的高速包絡(luò)檢測(cè)電路

羅志聰，孫奇燕，方金花

（1.福建農(nóng)林大學(xué)機(jī)電工程學(xué)院，福建 福州350002；2.貝萊特集成電路（福州）有限公司，福建 福州 350003）

USB2.0具有即插即用、數(shù)據(jù)傳輸快等優(yōu)點(diǎn)，廣泛地應(yīng)用在數(shù)據(jù)通信中，目前普遍采用分立的USB2.0芯片實(shí)現(xiàn)，成本較高.隨著信息社會(huì)的發(fā)展，芯片規(guī)模也越來(lái)越大，越來(lái)越多的芯片希望集成USB2.0功能模塊，從而降低芯片的應(yīng)用成本.如TI公司的STM32系列的arm芯片集成了USB2.0的全速模式，飛思卡爾的K60系統(tǒng)arm芯片集成了USB2.0的高速模式.

包絡(luò)檢測(cè)電路是USB2.0系統(tǒng)中非常重要的模塊，主要作用是區(qū)分噪聲和數(shù)據(jù)［1－3］.USB2.0 協(xié)議規(guī)定，當(dāng)包絡(luò)檢測(cè)器的輸入電壓（INP、INN的電壓差）小于100mV時(shí)，輸出信號(hào)Squelch為低電平.當(dāng)包絡(luò)檢測(cè)器的輸入電壓大于150mV時(shí)，輸出信號(hào)Squelch將輸出高電平，如圖1所示.

文獻(xiàn)［3］和文獻(xiàn)［4］采用圖2所示的包絡(luò)檢測(cè)器結(jié)構(gòu)，該電路結(jié)構(gòu)有一定的局限性，主要原因是輸出的Squelch信號(hào)持續(xù)輸出高電平的時(shí)間是由電阻R1和電容C1的延遲決定的，因此不能有效反映數(shù)據(jù)線上的狀態(tài).如在電路設(shè)計(jì)時(shí)，為了保證數(shù)據(jù)線上出現(xiàn)連續(xù)8bit的J狀態(tài)或者K狀態(tài)時(shí)Squelch信號(hào)持續(xù)輸出高電平，數(shù)據(jù)線上單次數(shù)據(jù)跳變引起的Squelch輸出高電平持續(xù)時(shí)間必須大于8×2.08ns＝16.64ns，該持續(xù)時(shí)間不能過(guò)長(zhǎng)，否則會(huì)導(dǎo)致數(shù)據(jù)延遲過(guò)大，無(wú)法滿(mǎn)足協(xié)議要求.然而在高速斷開(kāi)檢測(cè)過(guò)程中，主機(jī)會(huì)發(fā)送一個(gè)uSOF EOP包，該包會(huì)有持續(xù)40bit的K或者J狀態(tài)，按上述指標(biāo)設(shè)計(jì)的包絡(luò)檢測(cè)將不能有效地反映數(shù)據(jù)線上的狀態(tài).

圖1 適用于USB2.0的特性曲線Fig.1 The transmission characteristic curve for USB2.0

其中文獻(xiàn)［4］沒(méi)有討論工藝、溫度以及電源電壓（PVT）等對(duì)系統(tǒng)性能的影響.

圖2 傳統(tǒng)包絡(luò)器Fig.2 The conventional envelop detector

文獻(xiàn)［5］采用額外的校準(zhǔn)電路抑制了PVT的影響，設(shè)計(jì)了如圖3所示具有數(shù)模轉(zhuǎn)換器（DAC）校準(zhǔn)的預(yù)放大電路，校準(zhǔn)電路在上電過(guò)程中工作，需要大量的數(shù)字控制電路，占用面積大，校準(zhǔn)過(guò)程相對(duì)復(fù)雜.

除此之外文獻(xiàn)［3－5］所采用的方案中，其輸入輸出特性曲線和協(xié)議要求的圖1有所差別，其最大問(wèn)題是當(dāng)輸入電壓之差在負(fù)向閾值電壓和正向閾值電壓區(qū)間時(shí)，Squelch輸出值不確定，與協(xié)議要求不符合.

圖3 具有DAC校準(zhǔn)的預(yù)放大電路Fig.3 The pre－drive amplifier with DAC calibrate

因此設(shè)計(jì)一個(gè)對(duì)PVT不敏感的、能有效反映數(shù)據(jù)線上狀態(tài)的且其輸出特性曲線完全符合USB2.0協(xié)議要求的包絡(luò)檢測(cè)電路是一個(gè)挑戰(zhàn).

1 包絡(luò)檢測(cè)器電路的分析與設(shè)計(jì)

施密特觸發(fā)器電路是包絡(luò)檢測(cè)器的核心電路，電流型施密特觸發(fā)器具有增益適中、帶寬寬、功耗低的優(yōu)點(diǎn).

1.1 抑制PVT變化的新穎施密特觸發(fā)器設(shè)計(jì)

在文獻(xiàn)［6］的基礎(chǔ)上，提出了如圖4所示的新穎的電路結(jié)構(gòu)，圖4所示電路和文獻(xiàn)［6］中電路相比多了I3電流源.為了分析簡(jiǎn)單，所有的電流鏡管子的W／L都一樣.這里分析時(shí)假設(shè)I2、I3和Ihy不變，且Ihy小于I3.

1.1.1 施密特觸發(fā)器定性分析與電路設(shè)計(jì)

1）I1逐漸降低的過(guò)程.考慮到所有工作過(guò)程中，流過(guò)M9的最大電流等于I2＋I(xiàn)hy（此時(shí)Ihy由M6節(jié)點(diǎn)提供），因此如果有I1＋I(xiàn)3≥Ihy＋I(xiàn)2時(shí)，即I1－I2＞－（I3－Ihy）時(shí)，A節(jié)點(diǎn)肯定輸出高電平，Ihy電流由M1提供，進(jìn)一步保證了A節(jié)點(diǎn)為高電平，因此流過(guò)M6的電流僅僅為I2.

當(dāng)I1逐漸降低時(shí)，剛開(kāi)始的時(shí)候Ihy繼續(xù)由M1提供，此時(shí)依然有I1＋I(xiàn)3＋I(xiàn)hy＞I2.因此A節(jié)點(diǎn)繼續(xù)高電平，B節(jié)點(diǎn)為低電平.

當(dāng)I1繼續(xù)降低，滿(mǎn)足I1＋I(xiàn)3＋I(xiàn)hy＜I2時(shí)，即I1－I2＜－（I3＋I(xiàn)hy），此時(shí)A節(jié)點(diǎn)輸出低電平.同時(shí)Ihy轉(zhuǎn)由M6提供，進(jìn)一步保證了A節(jié)點(diǎn)輸出低電平，B節(jié)點(diǎn)輸出高電平.

圖4 新穎的電流型施密特比較器電路Fig.4 Anovel current schmitt trigger

2）I1逐漸增大的過(guò)程.當(dāng)I1很小，且滿(mǎn)足I1＋I(xiàn)3＋I(xiàn)hy＜I2時(shí)，即I1－I2＜－（I3＋I(xiàn)hy），此時(shí)A節(jié)點(diǎn)輸出低電平，B節(jié)點(diǎn)輸出高電平.

當(dāng)I1逐漸增大時(shí)，依然有I1＋I(xiàn)3＜Ihy＋I(xiàn)2，此時(shí)A節(jié)點(diǎn)輸出低電平，同時(shí)Ihy繼續(xù)由M6提供，B節(jié)點(diǎn)輸出高電平.

當(dāng)I1增大，且滿(mǎn)足I1＋I(xiàn)3≥Ihy＋I(xiàn)2時(shí)，即I1－I2＞－（I3－Ihy）時(shí)，A節(jié)點(diǎn)將變成高電平，此時(shí)Ihy將由M1提供，進(jìn)一步保證A節(jié)點(diǎn)變?yōu)楦唠娖剑珺節(jié)點(diǎn)變?yōu)榈碗娖?

通過(guò)上述分析，可以得到圖5所示的輸出特性曲線.其中施密特觸發(fā)器的正向（負(fù)向）閾值電流值的平均電流等于－I3，即該值由圖5中的電流源I3決定；而回差電流值（正向閾值電流減負(fù)向閾值電流）等于2Ihy，即該值由圖6中的電流源Ihy決定.因此電路設(shè)計(jì)時(shí)，平均電流值和回差電流值可以單獨(dú)設(shè)定，互不影響.

完整電路圖如圖6所示，簡(jiǎn)稱(chēng)SchmitA電路.假設(shè)差分輸入管MN3、MN4、MN5、MN6、MN7、MN8的寬長(zhǎng)比一致，除了特別說(shuō)明外，電流鏡的寬長(zhǎng)比都一致.

圖5 新穎的電流型比較器輸出特性曲線Fig.5 The transmission characteristic curve for current schmitt trigger

圖6 新穎的完整的施密特觸發(fā)器電路Fig.6 Circuit for the novel schmitt trigger

差分輸入管MN3提供I1、MN4提供I2，因此I1－I2與輸入電壓VINN－VINP成比例關(guān)系.Ihy由虛線A內(nèi)所示電路提供，因此Ihy與輸入電壓VR1－VR2成比例關(guān)系.I3由虛線B內(nèi)所示電路提供，因此I3與輸入電壓VR3－VR4成比例關(guān)系.電路中VR1、VR2、VR3和VR4這4個(gè)電壓由設(shè)計(jì)者根據(jù)應(yīng)用場(chǎng)合自行設(shè)定.

1.1.2 抑制PVT變化的電路設(shè)計(jì)函數(shù)推導(dǎo)

許多器件和電路參數(shù)都隨著制造工藝、電源電壓和環(huán)境溫度而變化.通常用PVT來(lái)表示這些效應(yīng).在指定的PVT變化范圍內(nèi)，所設(shè)計(jì)的電路性能應(yīng)在一個(gè)允許的范圍內(nèi).文獻(xiàn)［5］采用了專(zhuān)門(mén)的校準(zhǔn)電路，圖6所示電路為完整的施密特觸發(fā)器電路，通過(guò)合理的電路設(shè)計(jì)，施密特觸發(fā)器的正向（負(fù)向）閾值電壓和回差電壓是PVT的弱函數(shù)，因此無(wú)需外加的校準(zhǔn)電路.

當(dāng)MN3和MN4工作在飽和區(qū)時(shí)，對(duì)于平方率器件有

由式（1）～（3）可得

其中Iss為流過(guò)M13的尾電流.

同理可以得到

其中Iss為流過(guò)M14的尾電流.

其中Iss為流過(guò)M15的尾電流.

從1.1.1節(jié)分析可知當(dāng)I1－I2＝－I3時(shí)，為正負(fù)閾值電壓的平均電壓.當(dāng)流過(guò)M15和M13的尾電流一致時(shí)，由式（4）和（6）可得正負(fù)閾值電壓的平均值等于VR3－VR4，并且該平均值與Un、Cox等工藝參數(shù)無(wú)關(guān)，也與Iss電流源的精度無(wú)關(guān)，因此該平均值和PVT變化無(wú)關(guān).

假設(shè)系統(tǒng)要求的回差電壓為2X，正負(fù)閾值電壓的平均值為Y，定義Y／X＝N，（VR1－VR2）／X＝M.同時(shí)定義一個(gè)參考電流源Iref，流過(guò)M13的電流為（N－1）2×Iref，流過(guò)M14的電流為M2×Iref，那么正負(fù)閾值電壓VINN－VINP＝－（N±1）X，代入式（4）～（6）可得：

由1.1.1節(jié)分析可知，正向閾值電流為I1－I2＝－（I3±Ihy），因此由式（7）～（9）可得

由式（10）可以得到兩個(gè)結(jié)論：1）在保證電路正常工作的前提下，正負(fù)閾值電壓的大小與參考電流源Iref無(wú)關(guān)，因此對(duì)Iref的設(shè)計(jì)要求并不嚴(yán)格.2）當(dāng)M和N值滿(mǎn)足此電路設(shè)計(jì)函數(shù)時(shí)，正向和負(fù)向閾值電壓將是PVT的弱函數(shù)，最終的結(jié)果是該包絡(luò)檢測(cè)的正負(fù)閾值電壓受PVT的影響較小.

因此如圖7（a）所示，正負(fù)閾值電壓的平均值等于－（VR3－VR4），回差電壓等于2（VR1－VR2）／M.將圖6中的M11管的漏極改接到M5管的柵極，就得到一個(gè)新的電路，簡(jiǎn)稱(chēng)Schmit B電路，同理可以得到如圖7（b）所示輸出特性曲線.

圖7 圖6所示電路的輸出特性曲線Fig.7 The output characteristic of the circuit shown in figure 6

1.2 包絡(luò)檢測(cè)器完整電路設(shè)計(jì)

圖8是完整的包絡(luò)檢測(cè)電路，由Schmit A電路和Schmit B電路，以及一些邏輯電路和或非門(mén)構(gòu)成，其中名字相同的端口連接在一起，如Schmit A電路的VINP和Schmit B電路的VINP是連接在一起的.該包絡(luò)檢測(cè)器的正負(fù)閾值電壓平均值和回差電壓可以獨(dú)立設(shè)定，而不取決于器件參數(shù)，即如圖8所示正負(fù)閾值電壓的平均值等于VR3－VR4或者－（VR3－VR4），回差電壓等于2（VR1－VR2）／M.

圖8 完整的包絡(luò)檢測(cè)電路Fig.8 Circuit for envelop detector

2 基于電路設(shè)計(jì)函數(shù)的USB2.0的包絡(luò)檢測(cè)器設(shè)計(jì)與仿真驗(yàn)證

式（10）給出了針對(duì)圖7所示電路的抑制PVT變化的電路設(shè)計(jì)函數(shù)，因此施密特觸發(fā)器和大部分串行通信系統(tǒng)的包絡(luò)檢測(cè)電路都可以按照此函數(shù)完成電路設(shè)計(jì)，下面以USB2.0設(shè)計(jì)為例，闡述整個(gè)設(shè)計(jì)過(guò)程.

對(duì)于USB2.0系統(tǒng)而言，系統(tǒng)要求的回差電壓為50mV，即X＝25mV，正負(fù)閾值電壓的平均值Y＝125mV，所以根據(jù)定義N＝Y(jié)／X＝5，由式（10）可得M＝3或者M(jìn)＝3.3，取平均值M＝3.15.根據(jù)第1節(jié)的分析，在電路設(shè)計(jì)時(shí)取VR1－VR2＝78.75mV，VR3－VR4＝125mV，這2個(gè)值可由基準(zhǔn)電壓提供，流過(guò)M13和M15的電流為16×Iref，M14的電流為9.9×Iref.差分對(duì)管的寬長(zhǎng)比一致.

2.1 版圖設(shè)計(jì)

在版圖設(shè)計(jì)時(shí)，除了注意差分對(duì)管對(duì)稱(chēng)設(shè)計(jì)外，對(duì)于深亞微米工藝來(lái)說(shuō)還要注意電流鏡的匹配與噪聲的影響，采用兩個(gè)措施保證流過(guò)M13和M15的電流為16×Iref，M14的電流為9.9×Iref，首先在電路設(shè)計(jì)時(shí)設(shè)置MrefMOS管的Finger數(shù)為1，M13、M15的Finger數(shù)為16，版圖設(shè)計(jì)時(shí)必須注意的是，M13或者M(jìn)15的源漏極不能共用，否則電流復(fù)制會(huì)存在偏差，M14管可以是9個(gè)Mref和0.9個(gè)Mref組成.其次在模塊版圖四周設(shè)計(jì)2個(gè)隔離環(huán)，降低襯底噪聲對(duì)電流鏡復(fù)制電路的影響.

2.2 后仿真分析

本次設(shè)計(jì)基于SMIC0.13μm CMOS工藝采用Spectre模擬仿真.圖9模擬了溫度從－45～125℃變化時(shí)，包絡(luò)檢測(cè)器的輸出，從仿真結(jié)果看出負(fù)向閾值電壓最大變化小于6mV，正向閾值電壓最大變化1 mV；同時(shí)模擬了圖6所示電路中偏置電流源Iref在5～20μA變化時(shí)，包絡(luò)檢測(cè)器的輸出，從仿真結(jié)果看正負(fù)閾值電壓偏差最大為8mV，該結(jié)果表明此結(jié)構(gòu)具有非常好的溫度抑制能力，同時(shí)表明偏置電流源Iref到溫度影響較小.圖10模擬了在電源電壓3.3V條件下，工藝角變化時(shí)對(duì)包絡(luò)檢測(cè)器輸出的影響，分別仿真了SS角、TT角、FF角3種情況，正向和負(fù)向閾值電壓值最大變化僅為14mV，負(fù)向閾值電壓最低位－98.6mV，最高為－153.7mV，滿(mǎn)足 USB2.0要求.圖11模擬了在TT角下，電源電壓變化時(shí)對(duì)包絡(luò)檢測(cè)器輸出的影響，即電源電壓在3.0～3.6V時(shí)，正向和負(fù)向閾值電壓最大變化13mV，負(fù)向閾值電壓最低位－98mV，最高為－152.6mV.

從仿真結(jié)果看，當(dāng)電路設(shè)計(jì)滿(mǎn)足式（10）方程時(shí)，此類(lèi)包絡(luò)檢測(cè)器對(duì)PVT變化和偏置電流源變化不敏感，無(wú)需外接校準(zhǔn)電路，完全滿(mǎn)足USB2.0的要求.

圖9 溫度和偏置電流Iref對(duì)包絡(luò)檢測(cè)器輸出的影響Fig.9 The transmission characteristic curve by temperature and bias current Iref

3 結(jié) 論

基于1.8／3.3V0.13μm CMOS工藝設(shè)計(jì)了一類(lèi)新穎的適用于串行通信的包絡(luò)檢測(cè)器電路，并推導(dǎo)出抑制PVT變化的電路通用設(shè)計(jì)函數(shù).與傳統(tǒng)的包絡(luò)檢測(cè)器不同的是按著電路設(shè)計(jì)函數(shù)設(shè)計(jì)的此類(lèi)結(jié)構(gòu)無(wú)需采用任何校準(zhǔn)電路，就可以抑制工藝偏差、溫度和電源電壓變化引起的閾值電壓和回差電壓的變化，同時(shí)該包絡(luò)檢測(cè)器的正負(fù)閾值電壓平均值和回差電壓可以獨(dú)立設(shè)定，不會(huì)相互影響.因此通用性極強(qiáng).在此基礎(chǔ)上設(shè)計(jì)完成了USB2.0的包絡(luò)檢測(cè)器，仿真結(jié)果表明工作溫度從－40～125℃變化時(shí)，正向閾值電壓變化小于1mV，負(fù)向閾值電壓小于6mV，工作電壓和工藝變化導(dǎo)致的閾值電壓變化小于14mV，該結(jié)構(gòu)完全符合USB2.0協(xié)議要求.同時(shí)也驗(yàn)證了其電路設(shè)計(jì)函數(shù)的準(zhǔn)確性，此包絡(luò)檢測(cè)電路結(jié)構(gòu)及其電路設(shè)計(jì)函數(shù)也可以應(yīng)用到需要包絡(luò)檢測(cè)的串行通信系統(tǒng)中，或者其他需要施密特觸發(fā)器的場(chǎng)合中.

圖10 工藝角對(duì)包絡(luò)檢測(cè)器輸出的影響Fig.10 The transmission characteristic curve by process conner

圖11 電源電壓對(duì)包絡(luò)檢測(cè)器輸出的影響Fig.11 The transmission characteristic curve by voltage

［1］Intel Corporation.USB2.0transceiver macro cell interface（UTMI）specification［EB／OL］.［2001－03－29］.http：∥www.intel.com／technology－usb－download－2－0－xcvr－macrocell－1－05.

［2］Liu C H，Jose S.Squelch detection system for high speed data links：US，20080278227A1［P］.2008－11－13.

［3］Jou S J，Kuo S H，Chiu J T，et al.A serial link transceiver for USB2.0high－speed mode［C］∥IEEE International Symposium on Circuits and Systems.Sydney：IEEE，2001：72－75.

［4］Nam J J，Kim Y J，Choi K H，et al.A UTMI－compatible physical－layer USB2.0transceiver chip［C］∥IEEE International SOC Confeence.Portland：IEEE，2003：309－312.

［5］Seth S，Thinakaran R，Chakraverty S，et al.A low power high speed envelope detector for serial data systems in 45nm CMOS［C］∥IEEE International Symposium on Circuits and Systems （ISCAS）.Beijing：IEEE，2011：49－51.

［6］Wang Z.CMOS current schmitt trigger with fully adjustable hysteresis［J］.Electronic Letters，1989，25（6）：397－398.