倒裝芯片封裝技術(shù)概論

張文杰 朱朋莉 趙 濤 孫 蓉 汪正平

1(中國科學(xué)院深圳先進技術(shù)研究院 深圳 518055)2(香港中文大學(xué) 香港 999077)

倒裝芯片封裝技術(shù)概論

張文杰1朱朋莉1趙 濤1孫 蓉1汪正平2

1(中國科學(xué)院深圳先進技術(shù)研究院 深圳 518055)2(香港中文大學(xué) 香港 999077)

高密度電子封裝正朝著小型化、高 I/O 密度、更好的散熱性和高的可靠性方向發(fā)展，傳統(tǒng)引線鍵合技術(shù)已經(jīng)無法滿足要求。先進的倒裝芯片封裝技術(shù)由于具有較高的單位面積內(nèi) I/O 數(shù)量、短的信號路徑、高的散熱性、良好的電學(xué)和熱力學(xué)性能，在電子封裝中被廣泛關(guān)注。底部填充膠被填充在芯片與基板之間的間隙，來降低芯片與基板熱膨脹系數(shù)不匹配產(chǎn)生的應(yīng)力，提高封裝的穩(wěn)定性。然而，流動底部填充膠依賴于膠的毛細作用進行填充，存在很多缺點。為了克服這些缺點，出現(xiàn)了非流動底部填充膠，以改善倒裝芯片底部填充工藝。文章回顧了倒裝芯片封裝技術(shù)的發(fā)展，闡述了流動和非流動底部填充膠的施膠方式和性質(zhì)。

倒裝芯片封裝技術(shù)；封裝工藝；流動底部填充膠；非流動底部填充膠

1 引 言

電子封裝有零級封裝、一級封裝、二級封裝和三級封裝。封裝主要是提供電流通路，對離開或進入芯片的信號進行分配，提高導(dǎo)熱性、耗散器件工作時產(chǎn)生的熱量，避免外界環(huán)境對芯片和器件的影響。隨著微電子產(chǎn)業(yè)向輕量化、薄型化、小型化、I/O 端數(shù)的增加以及功能多樣化的發(fā)展，傳統(tǒng)的引線鍵合互連技術(shù)已不能滿足高密度的要求，倒裝芯片封裝技術(shù)在這種情況下應(yīng)運而生。倒裝芯片封裝技術(shù)是把裸芯片通過焊球直接連接在有機基板上。同時還需要底部填充膠(Underfill)填充在芯片與基板之間由焊球連接形成的間隙，將芯片、焊球凸點和基板緊緊地黏附在一起，即底部填充技術(shù)，來降低因芯片與基板熱膨脹系數(shù)(Coefficient of Thermal Expansion，CTE)不匹配而在焊點上產(chǎn)生的應(yīng)力，提高焊點的熱疲勞壽命[1,2]。底部填充膠對提高電子封裝的可靠性有著不可忽視的作用。

2 倒裝芯片封裝技術(shù)起源

在 1955—1960 年的分立晶體管時代，器件封裝用的是熱壓焊技術(shù)。但熱壓焊過程中容易在焊點下面產(chǎn)生空洞，導(dǎo)致焊接強度降低、電阻增加，影響封裝的可靠性。另外焊接完成以后必須密封在管殼里，封裝成本會相當(dāng)高。

于是，IBM 公司和貝爾實驗室開始探索一些不用密封芯片的方法來避免這一問題。貝爾實驗室為了防止焊點的腐蝕開始利用 SiN 作為鈍化層對芯片表面保護，并采用細金線來互聯(lián)[3]。而IBM 公司在芯片表面和鋁布線上則用玻璃鈍化層來密封，然后將芯片和基板通過在芯片表面電極區(qū)制作的焊球來連接[4-6]。IBM 公司和貝爾實驗室都是用將芯片的工作面向下的倒扣形式與基板連接，然后在基板上進行電路布線并貼裝無源器件，最后用硅膠對芯片灌封，這種器件倒扣封裝的形式就是最早的倒裝焊互聯(lián)技術(shù)的雛形。IBM公司將上述倒裝焊技術(shù)結(jié)構(gòu)開始在 360 系統(tǒng)的固態(tài)邏輯技術(shù)混合集成晶體管器件上進行應(yīng)用，被認為是最早的倒裝芯片封裝形式。

3 倒裝芯片封裝的技術(shù)優(yōu)點

倒裝芯片封裝技術(shù)使芯片和封裝間直接通過焊球連接，省去了引線連接，在芯片和封裝間形成最短的連接通路，具備以下優(yōu)點：賦予了封裝組件良好的電氣性能；具有較高的封裝速度；幾乎沒有封裝密度的限制，能夠增加單位面積內(nèi)的I/O 數(shù)量；減小了封裝組件的尺寸和重量；提高了信號完整性，頻率特性更好；倒裝凸點等制備基本以圓片、芯片為單位；與單根引線為單位的引線鍵合互連比較，生產(chǎn)效率高，降低了批量封裝的成本等。它迎合了微電子封裝技術(shù)追求更高密度、更小尺寸、更快處理速度、更高可靠性和更經(jīng)濟的發(fā)展趨勢。

4 倒裝芯片底部填充工藝

4.1 傳統(tǒng)倒裝芯片的底部填充工藝

早期的倒裝芯片封裝主要用陶瓷材料作為基板。陶瓷基板與芯片有相近的熱膨脹系數(shù)，可以避免二者在運行過程中因熱膨脹系數(shù)不匹配而產(chǎn)生較大的熱應(yīng)力對焊球的損害，但陶瓷基板的制作成本太高，使它的使用受到限制。純硅基板則由于工藝原因限制了信號過橋的增加，并且純硅基板里薄膜鋁布線較大、線路較長，這些都限制了它的使用。目前倒裝芯片封裝中一般采用價格低廉的有機材料做基板。

使用有機基板時，一個突出問題是硅芯片與有機基板材料的熱膨脹系數(shù)相差較大。芯片的CTE 約 3 ppm／℃，而基板的 CTE 約為 17～20ppm／℃，在芯片使用過程中，有機基板材料較硅芯片會產(chǎn)生更大的膨脹和收縮變形，會對焊球造成損壞，嚴重地影響芯片與基板連接的可靠性。

倒裝焊技術(shù)中最具創(chuàng)新性的發(fā)展是有關(guān)底部填充技術(shù)的開發(fā)與使用。由此很好地解決了熱膨脹系數(shù)不匹配而造成的可靠性問題，有機基板的使用成為可能。傳統(tǒng)的底部填充技術(shù)是利用液體的毛細作用將底部填充膠(Flow Underfill)填充在芯片和基板之間的間隙中，然后在一定溫度下固化。1987 年，Nakano[7]在環(huán)氧樹脂基體中加入大量熱膨脹系數(shù)更小的 SiO2顆粒，并填充在由焊球連接形成的芯片與基板之間的空隙，將焊點的熱疲勞壽命提高了 10～100 倍，這就是最初的底部填充技術(shù)。隨后，Tsukada 等[8]首次將硅芯片倒焊在 FR4 基板上，然后采用底部填充工藝對芯片、基板和焊球封裝，提高了焊點的可靠性。隨著底部填充膠的不斷改進和提高，底部填充技術(shù)在電子產(chǎn)品的封裝中也得到越來越廣泛的應(yīng)用。

傳統(tǒng)的底部填充工藝如圖 1 所示。先將一層助焊劑涂在基板上，然后將焊料凸點對準基板焊盤，加熱回流，除去助焊劑，將底部填充膠沿芯片邊緣注入，借助于液體的毛細作用，底部填充膠會被吸入并向芯片基板的中心流動，填滿后加熱固化。

目前，流動底部填充膠的組成主要有環(huán)氧樹脂、球型氧化硅、固化劑促進劑和添加劑等。它除了能降低硅芯片、有機基板和焊球之間因 CTE不匹配而產(chǎn)生的應(yīng)力和形變這一重要作用外，還可以增強倒裝芯片的結(jié)構(gòu)性能，防止芯片吸潮、離子污染、輻射以及其他不利的工作環(huán)境。對流動底部填充膠的性能要求主要包括：合適的流動性、固化溫度低、固化速度快，樹脂固化物無缺陷、填充后無氣泡、耐熱性能好、熱膨脹系數(shù)低、玻璃化轉(zhuǎn)化溫度高、低模量、良好的粘接強度、內(nèi)應(yīng)力小和翹曲度小等。

在將底部填充膠填充到芯片和有機基板之間的狹縫的過程中，填充膠在芯片下的流速一直被認為是底部填充工藝中批量生產(chǎn)的瓶頸。填充膠的流動過程會直接影響到封裝的可靠性，因此，了解影響底部填充膠流動性能的影響因素對倒裝芯片封裝工藝的優(yōu)化設(shè)計和倒裝芯片封裝的可靠性分析具有重要的理論和經(jīng)濟意義。

圖1 傳統(tǒng)倒裝芯片底部填充膠的填充工藝流程[9]Fig. 1. Flip-chip process using conventional underfill[9]

(1)底部填充膠施膠用量的計算

由于底部填充膠配置后通常需要低溫保存，因此在底部填充膠施膠之前應(yīng)首先確定底部填充膠膠水的用量。圖 2 為用底部填充膠填充后的倒裝芯片結(jié)構(gòu)示意圖。

底部填充膠膠水的用量可以用芯片底部的總體積減去凸點的體積計算。如下式所示：

其中，V 為底部填充膠總量，Vc為芯片與基板間的體積，Vb為總凸點的體積，Vf為底部填充膠固化后在芯片周圍形成圓角(Fillet)的體積。

(2)填充時間的計算

底部填充膠主要靠液體的毛細作用填充到芯片和基板之間，提高液體的流動速度，降低底部填充所用的時間可有效的降低制造成本。底部填充膠填充長度為 l，所用的時間 t，可以通過Hele-Shaw 公式算出[11]：

其中，h 為芯片與基板的間距，θ 為底部填充膠在殘留有助焊劑的基材上的接觸角，γ 為底部填充膠液/空界面的表面張力，η 為底部填充膠的粘度。

依據(jù)公式(2)，底部填充膠填充的時間與芯片長度的平方以及底部填充膠的粘度成正比，與底部填充膠的表面張力成反比，與空隙大小成反比。倒裝芯片發(fā)展的趨勢是芯片尺寸將不斷增大，而芯片與基板之間的間隙越來越小。因此，為了減少底部填充膠填充所需的時間，提高底部填充膠的流動性，降低其粘度是至關(guān)重要的。

(3) 基板溫度的控制

底部填充膠的流動性同時也受倒裝芯片封裝體溫度的影響。填充過程中需對芯片和基板進行預(yù)熱，使其保持在一定溫度范圍內(nèi)，以提高膠水的流動性、縮短填充時間。另外，加熱速率不能太快，否則封裝體由于熱膨脹而產(chǎn)生較大的應(yīng)力。同時要避免對盛放底部填充膠的容器加熱，以提高膠的使用壽命。

雖然傳統(tǒng)的流動型底部填充是目前主要的倒裝芯片封裝技術(shù)，但它也面臨著各種新的挑戰(zhàn)。目前，互連技術(shù)向無鉛焊料方向發(fā)展，意味著底部填充膠需要適應(yīng)更高的回流焊溫度。而高的回流焊溫度會加速材料的老化和水分的進入，引起更大的機械膨脹，所以底部填充膠需要更高的熱穩(wěn)定性、粘結(jié)力、強度和斷裂韌性。另外隨著大尺寸芯片在倒裝焊技術(shù)中的應(yīng)用以及焊球高度的降低，使得芯片和基板間的間隙高度越小、長度越長，原有的毛細作用將使底部填充膠很難填滿芯片和基板間的間隙，引起不完全充膠現(xiàn)象，同時增加充膠時間和成本。間距距離和間隙高度的持續(xù)減小將最終限制底部填充膠的毛細作用填充，傳統(tǒng)的底部填充工藝也面臨巨大的挑戰(zhàn)。

圖2 底部填充的倒裝芯片結(jié)構(gòu)示意圖[10]Fig. 2. Configuration of a flip chip package with underfill[10]

4.2 倒裝芯片的非流動底部填充膠填充工藝

為了克服傳統(tǒng)毛細底部填充工藝的缺點，Wong 等[12-17]學(xué)者提出了非流動底部填充膠(Noflow Underfill)填充工藝。與傳統(tǒng)毛細底部填充工藝相比，非流動填充不需要液體的毛細作用，它需將非流動底部填充膠在焊球回流焊之前鋪好，接著在回流焊過程中同時完成焊球焊接和底部填充膠固化兩個過程，省去了助焊劑分布和清除步驟，簡化了工藝，提高了生產(chǎn)效率，其工藝流程如下圖 3 所示。

非流動底部填充膠應(yīng)該具備：在焊接過程中能夠起到助焊劑的功能，膠的固化應(yīng)晚于焊球焊點的形成；在后續(xù)的回流焊過程中能夠固化完全等幾個必要特點。

非流動底部填充膠通常不含有 SiO2無機填料，以避免 SiO2顆粒對焊點形成以及焊料和金屬焊盤的浸潤性造成影響。因此，與傳統(tǒng)底部填充膠相比，非流動底部填充膠具有更高的熱膨脹系數(shù)和低的斷裂韌性，極易引起焊點、芯片、基板、膠之間的斷裂失效。所以在非流動底部填充膠中加入 SiO2填料對提高封裝可靠性也是非常重要的。在使用具有 SiO2填料的填充膠時，需要除去焊點周圍的 SiO2填料，于是就開發(fā)出了熱壓回流焊(Thermo-Compression Reflow，TCR)技術(shù)[18]，其步驟如圖 4 所示。它是將底部填充膠放到預(yù)加熱好的基板上，然后將芯片倒扣在基板上，在高溫和一定的壓力下保持一段時間，直到焊點形成，然后再進行固化，這樣就避免了 SiO2填料對焊點造成的影響。

另一種改進方式是使用雙層無流動底部填充(Double-layer No-flow Underfill)技術(shù)。首先在基板上鋪展一層沒有 SiO2的高粘度底填膠，對焊球形成保護，然后在上部鋪展一層含有 SiO2填料的底填膠，將芯片放置到基板上后進行回流焊，形成焊點、固化底填膠，如圖 5 所示。

圖3 非流動填充工藝流程[12]Fig. 3. Flip-chip process using no-flow underfill[12]

圖4 熱壓回流焊工藝流程[19]Fig. 4. Process of thermo-compression reflow for flip-chip[19]

雖然非流動底部填充膠具有很多的優(yōu)勢，克服了傳統(tǒng)底充膠的一些缺點，但它需要更高的固化溫度，在膠固化和溫度循環(huán)過程中會產(chǎn)生更大的熱應(yīng)力，容易造成芯片碎裂。隨著芯片越來越大且越來越薄，這個問題會更加突出。

總之，非流動底部填充技術(shù)極大地簡化了倒裝芯片底部填充工藝。為了能夠填充具有 SiO2填料的底填膠，出現(xiàn)了熱壓回流焊和雙層無流動底部填充技術(shù)，但這些方法與表面貼裝技術(shù)不完全兼容，也沒達到降低成本的目的。開發(fā)成功率較高的非流動底部填充工藝需要對材料和工藝參數(shù)進行更多更細致的研究。

4.3 晶圓級底部填充技術(shù)

近年來，一種新的封裝技術(shù)——晶圓級填充(Wafer Level Underfill)，因其具有低成本、高可靠性，并且能夠與表面貼裝技術(shù)工藝兼容等特點，引起人們的廣泛重視并得到了快速的發(fā)展。在該工藝流程中，它首先在晶圓上添加一層下填料，在晶圓上制作凸點，然后切成單個的芯片，芯片與基板通過表面貼裝技術(shù)工藝相連，如圖 6所示。

圖5 雙層非流動底部填充工藝過程[20]Fig. 5. Process of double-layer no-flow underfill[20]

圖6 晶圓級填充流程[21]Fig. 6. Process of wafer level underfill

此工藝把半導(dǎo)體封裝中前道和后道的一些工序都集合在了一起，同時隨著晶圓級下填充工藝越來越廣泛的應(yīng)用，它需要芯片制造、封裝公司以及材料供應(yīng)商之間密切的配合。

5 三種底部填充工藝對比

與其他互連技術(shù)相比，倒裝芯片封裝技術(shù)有很多優(yōu)點，并得到了廣泛的應(yīng)用。為了避免芯片和基板之間由于熱膨脹系數(shù)不匹配而引起焊球的開裂，需要在芯片和基板之間填入底填料來提高封裝的可靠性，所以下填充工藝是封裝生產(chǎn)中的關(guān)鍵環(huán)節(jié)。較早使用的是傳統(tǒng)的倒裝芯片填充技術(shù)，但它靠液體的毛細管作用進行填充，已不能適應(yīng)高速發(fā)展的封裝技術(shù)的需求。一些新的填充技術(shù)像非流動底部填充技術(shù)、晶圓級填充技術(shù)等得到了開發(fā)和應(yīng)用。

非流動底部填充技術(shù)不需要靠液體的毛細吸收作用進行填充，與傳統(tǒng)底部填充工藝相比還簡化了工藝步驟。但由于它不含有或含有很少的SiO2填料，所以非流動底部填充膠具有較高的熱膨脹系數(shù)，降低了封裝的可靠性。晶圓級填充技術(shù)成本低、可靠性高，把前道和后道的一些工序都集合在了封裝工藝中，能夠滿足焊料凸點的節(jié)距、直徑、高度的減小以及芯片厚度變薄等方面的發(fā)展要求。同時，晶圓級填充技術(shù)在芯片與基板之間利用硅通孔技術(shù)制作中介層，能夠使芯片上細節(jié)距的焊盤與基板上較大節(jié)距的焊盤相連。帶有中介層的 2.5D 或 3D 封裝將能實現(xiàn)芯片封裝更高的性能，是未來電子封裝的發(fā)展趨勢。

6 總 結(jié)

封裝技術(shù)和封裝材料是影響電子封裝可靠性最重要的兩個面因素，它們之間相互促進、相互制約，一方的發(fā)展都會對另一方起到推動作用。隨著封裝材料和封裝技術(shù)的不斷研究和創(chuàng)新，倒裝芯片封裝技術(shù)會在未來得到更廣泛的應(yīng)用。

[1] Wada M. Development of underfill material with high valued performance [C] // Proceedings of the 49th Electronic Components and Technology Conference, 1999∶ 56-60.

[2] Feustel F, Eckebracht A. Influence of flux selection and underfill selection on the reliability of flip-chips on FR-4 [C] // Proceedings of the 49th Electronic Components and Technology Conference, 1999∶583-588.

[3] Lepselter MP. Beam lead technology [J]. Bell System Technical Journal, 1966, 45(2)∶ 233-253.

[4] Davis EM, Harding WE, Sehwartz RS, et al. Solid logic technology∶ versatile high-perfonnance [J]. IBM Journal of Research and Development, 1964, 8∶102-114.

[5] Pliskin WA, Lehman HS. Structural evaluation of silicon oxide films [J]. Journal of the Electrochemical Society, 1965, 112(10)∶ 1013-1019.

[6] Totta PA, Sopher RP. SLT device metallurgy and its monolithic extension [J]. IBM Journal of Research and Development, 1969, 13(3)∶ 226-238.

[7] Nakano F, Soga T, Amagi S. Resin insertion effect on thermal cycle resistivity of flip chip mounted LSI devices [C] // Proceedings of the International Society of Hybrid Microelectronics Conference, 1987∶ 536-541.

[8] Tsukada Y, Tsuchida S, Mashimoto Y. Surface laminar circuit packaging [C] // Proceedings of the 42nd Electronic Components and Technology Conference, 1992∶ 22-27.

[9] Tong HM, Lai YS, Wong CP. Advanced Flip Chip Package [M]. USA∶ Springer, 2013.

[10] 李欣燕, 李秀林, 丁榮崢. 倒裝焊器件的密封技術(shù)[J]. 電子與封裝, 2010, 10(9)∶ 1-4.

[11] Han SJ, Wang KK. Analysis of the flow ofencapsulant during underfill encapsulation of flipchips [J]. IEEE Transactions on Components, Packaging, and Manufacturing Technology, Part B, 1997, 20(4)∶ 424-433.

[12] Wong CP, Shi SH, Jefferson G. High performance no-flow underfills for low-cost flip-chip applications∶material characterization [J]. IEEE Transactions on Components, Packaging, and Manufacturing Technology, Part A, 1998, 21(3)∶ 450-458.

[13] Shi SH, Wong CP. Study of the fluxing agent effects on the properties of no-flow underfill materials for flip-chip applications [J]. IEEE Transactions on Components and Packaging Technologies, 1999, 22(2)∶ 141-151.

[14] Lu JC, Smith B, Baldwin DF. Adhesion characterization of no-flow underfills used in flipchip assemblies and correlation with reliability [J]. IEEE Transactions on Electronics Packaging Manufacturing, 2001, 24(1)∶ 26-30.

[15] Luo SJ, Wong CP. Study on effect of coupling agents on underfill material in flip chip packaging [J]. IEEE Transactions on Components and Packaging Technologies, 2001, 24(1)∶ 38-42.

[16] Zhang ZQ, Shi SH, Wong CP. Development of noflow underfill materials for lead-free solder bumped flip-chip applications [J]. IEEE Transactions on Components and Packaging Technologies, 2001, 24(1)∶ 59-66.

[17] Thorpe R, Baldwin DF, Smith B, et al. Yield analysis and process modeling of low cost, high throughput flip chip assembly based on no-flow underfill materials [J]. IEEE Transactions on Electronics Packaging Manufacturing, 2001, 24(2)∶123-135.

[18] Miao P, Chew Y, Wang T, et al. Flip-chip assembly development via modified reflowable underfill process [C] // Proceedings of the 51st Electronic Components and Technology Conference, 2001∶ 174-180.

[19] Kawamoto S, Suzuki O, Abe Y. The effect of filler on the solder connection for no-flow underfill [C] // Proceedings of the 56th Electronic Components and Technology Conference, 2006∶ 479-484.

[20] Zhang ZQ, Lu JC, Wong CP. A novel approach for incorporating silica fillers into no-flow underfill [C] // Proceedings of the 51st Electronic Components and Technology Conference, 2001∶ 310-316.

[21] Pala RA, White J, Barnard E. Design of plasmonic thin-film solar cells with roadband absorption enhancements [J]. Advance Material, 2009, 21(34)∶3504-3509.

An Introduction to Flip-Chip Packaging Technology

ZHANG Wenjie1ZHU Pengli1ZHAO Tao1SUN Rong1WONG Chingping21

( Shenzhen Institutes of Advanced Technology, Chinese Academy of Sciences, Shenzhen 518055, China )2( The Chinese University of Hong Kong, Hong Kong 999077,China )

As the high density package is moving towards miniaturization, high I/O density, better thermal and high reliable system, the conventional wire bonding technology can not satisfy the product need already. The advanced flip chip technology is highly expected due to its high area array I/O interconnection, short signal path, high thermal dissipation, high electrical and thermal performance. In order to enhance the reliability of a flip-chip on organic board package, underfill is used between the chip and the substrate to redistribute the thermo-mechanical stress created by the coefficient of thermal expansion (CTE) mismatch between the silicon chip and organic substrate. However, the conventional underfill relies on the capillary flow of the underfill material and has many disadvantages. In order to overcome these disadvantages, no-flow underfill has been invented to improve the flip-chip underfill process. This paper reviews the development of flipchip technology and expounds the behavior of flow and no-flow underfill.

flip-chip packaging technology; flip-chip process; flow underfill; no-flow underfill

TN 305.94

A

2014-07-16

廣東省引進創(chuàng)新科研團隊計劃(2011D052)；深圳市孔雀計劃團隊(KYPT20121228160843692)；深圳市電子封裝材料工程實驗室(深發(fā)改【2012】372 號)

張文杰，碩士，研究助理，研究方向為電子封裝材料; 朱朋莉(通訊作者)，博士，副研究員，研究方向為電子封裝用無機納米材料的制備與性能研究，E-mail：pl.zhu@siat.ac.cn；趙濤，碩士，高級工程師，研究方向為氧化硅納米材料的制備與產(chǎn)業(yè)化；孫蓉(通訊作者)，博士，研究員，研究方向為高密度電子封裝材料與產(chǎn)業(yè)化，E-mail：rong.sun@siat.ac.cn；汪正平，美國工程院院士/中國工程院外籍院士，研究方向為聚合物納米復(fù)合材料與高密度電子封裝材料。