EDA技術(shù)在電子系統(tǒng)設(shè)計中的理論與應(yīng)用

【摘 要】隨著時代的發(fā)展和科學(xué)技術(shù)的進步，我國的電子系統(tǒng)設(shè)計技術(shù)日趨成熟；通過調(diào)查發(fā)現(xiàn)，傳統(tǒng)的電子系統(tǒng)設(shè)計存在著諸多的問題，容易出現(xiàn)錯誤，不利于復(fù)雜電路的測試；針對這種情況，就可以將先進的EDA技術(shù)應(yīng)用到電子系統(tǒng)設(shè)計中，以此來提高設(shè)計質(zhì)量，增強產(chǎn)品的競爭力。本文簡要分析了EDA技術(shù)在電子系統(tǒng)設(shè)計中的理論與應(yīng)用，希望可以提供一些有價值的參考意見。

【關(guān)鍵詞】EDA技術(shù) 電子系統(tǒng) 應(yīng)用

一、 前言

通過調(diào)查分析得知，過去那種傳統(tǒng)的電子系統(tǒng)設(shè)計存在著較多的弊端，一般情況下，電子系統(tǒng)的功能劃分需要緊密結(jié)合不同的要求來進行，對所有子模塊進行真值表的羅列，然后進行簡化，利用布爾表達式來對邏輯線路圖進行繪制，然后對元器件以及電路板等進行選擇和設(shè)計，實測和調(diào)試放在最后進行。在這個過程中，手工設(shè)計非常重要，那么對設(shè)計者就提出了很高的要求，如果有錯誤出現(xiàn)于某一個環(huán)節(jié)，就不利于查找和修改。如果設(shè)計的是集成電路，那么設(shè)計實現(xiàn)過程將會直接影響到具體生產(chǎn)工藝，不利于復(fù)雜電路的測試。針對這種情況，就可以采用EDA技術(shù)，通過自頂?shù)较碌脑O(shè)計，可以提高系統(tǒng)設(shè)計的自動化和可移植性，系統(tǒng)的開發(fā)周期也得到較大的縮短。

二、現(xiàn)代電子系統(tǒng)的設(shè)計方法

一是EDA技術(shù)：EDA技術(shù)采用的是電子計算機技術(shù)，將設(shè)計語言定義為硬件描述語言，借助于可編程器件，進行元件建模和系統(tǒng)仿真，以此來自動化設(shè)計電子產(chǎn)品。具體來講，EDA技術(shù)包括這些特征：

在硬件設(shè)計中，應(yīng)用軟件設(shè)計方法：通過開發(fā)軟件，可以自動實現(xiàn)硬件系統(tǒng)的轉(zhuǎn)換，可以采用VHDL語言來進行設(shè)計輸入，在這個過程中，幾乎不需要有任何硬件參與進來，并且有著較強的可操作性和產(chǎn)品互換性。

基于芯片的設(shè)計方法：有人也用基于芯片的設(shè)計方法來直接定義EDA設(shè)計方法，有著較高的集成化程度，可以實現(xiàn)片上系統(tǒng)集成，借助于EDA技術(shù)來設(shè)計專用集成電路，可以縮小產(chǎn)品體積，降低功耗，有著較高的可靠性。

二是EDA的設(shè)計流程：EDA技術(shù)的出現(xiàn)，革新了電子電路的設(shè)計，通過計算機就可以自動完成以往那些復(fù)雜的設(shè)計工作，電子設(shè)計師借助于EDA工具，對電子系統(tǒng)進行設(shè)計，通過計算機來自動進行電路設(shè)計，性能分析，并且生成相應(yīng)的版圖。EDA技術(shù)是我國電子設(shè)計技術(shù)方面比較先進的技術(shù)，設(shè)計人員借助于計算機，從頂?shù)较逻M行設(shè)計，對系統(tǒng)方案進行設(shè)計，并且做好功能劃分，然后采取其他的開發(fā)工具，來設(shè)計出具有較高競爭力的產(chǎn)品。

三、EDA技術(shù)在電子系統(tǒng)設(shè)計中的應(yīng)用

一是電子系統(tǒng)電路級設(shè)計：首先對設(shè)計方案進行科學(xué)確定，然后結(jié)合設(shè)計方案要求，對元器件等進行合理選擇，然后結(jié)合這些元器件，對電路原理圖進行設(shè)計。然后進行系統(tǒng)仿真，邏輯模擬數(shù)字電路，分析出現(xiàn)的各種故障情況，對模擬電路進行交直流分析和瞬態(tài)分析。在仿真系統(tǒng)時，元件模型庫是非常重要的一個方面，利用計算機上的模擬輸入輸出波形來對實際電路調(diào)試中的信號源和示波器進行替代，本次仿真，主要是從功能層面上來對設(shè)計方案的有效性進行檢驗。通過仿真之后，來自動布局布線PCB板，依據(jù)的是結(jié)合原理圖生成的電氣連接網(wǎng)絡(luò)。在PCB板的制作前，也可以應(yīng)用原理圖生成的電氣連接網(wǎng)絡(luò)，比如熱分析，噪聲及竄擾分析、可靠性分析以及電磁兼容分析等等，并且在電路圖上反標(biāo)分析后的結(jié)果參數(shù)，然后進行后仿真，簡單來講，就是第二次仿真，第二次仿真主要是在實際工作環(huán)境中，對PCB的可行性進行試驗。通過上面的敘述我們可以得知，在電子系統(tǒng)設(shè)計中應(yīng)用電路級的EDA技術(shù)，可以對系統(tǒng)的功能特性和物理特性全面了解和把握，這樣在設(shè)計階段就可以有效解決開發(fā)過程中出現(xiàn)的各種缺陷，從而促使開發(fā)時間進行縮短，并且也不需要很高的開發(fā)成本，

二是系統(tǒng)級設(shè)計：我們也可以將系統(tǒng)級設(shè)計稱之為概念驅(qū)動式設(shè)計，設(shè)計人員在對電路進行描述時，不需要結(jié)合門級原理圖，只需要進行功能描述即可，但是要充分結(jié)合設(shè)計目標(biāo)進行。因為不需要考慮電路細節(jié)，那么設(shè)計人員就可以花費更多的時間來構(gòu)思設(shè)計方案，在計算機中輸入概念構(gòu)思和高層次描述形式，EDA系統(tǒng)對整個設(shè)計進行自動完成。系統(tǒng)級設(shè)計步驟是這樣的，首先對系統(tǒng)進行功能劃分，采用的是自頂向下的設(shè)計方法，將VHDL代碼輸入進去，然后將圖形輸入方式應(yīng)用進來，通過大量的實踐研究表明，這種方式理解起來比較的簡單。然后用VHDL文件來編譯以上的設(shè)計輸入，如果設(shè)計規(guī)模較大，需要進行功能仿真，以此來對系統(tǒng)功能設(shè)計進行檢驗。在大型設(shè)計過程中，綜合和適配往往需要花費很長的時間，但是如果在綜合前仿真源代碼，就不需要有過多的重復(fù)設(shè)計，節(jié)約了大量的時間。通過綜合器來綜合處理VHDL源代碼，促使網(wǎng)表文件的生成；因為綜合優(yōu)化的對象是ASIC芯片，不同的廠家供應(yīng)商有著不同的系列，那么就需要結(jié)合廠家的綜合庫來進行綜合。

四、結(jié)語

通過上文的敘述分析我們可以得知，隨著時代的進步和發(fā)展，EDA技術(shù)不斷成熟，已經(jīng)被應(yīng)用到很多的領(lǐng)域。目前電子系統(tǒng)有著更高的集成度，體積更小，并且對性能和可靠程度提出了更高的要求，針對這種情況，就可以在電子系統(tǒng)設(shè)計中應(yīng)用EDA技術(shù)，通過大量的時間研究表明，有著不錯的效果，設(shè)計風(fēng)險可以得到減少，設(shè)計周期也可以得到縮短。

參考文獻：

[1]俞宏峰，耿衛(wèi)東，黃燕.基于SKILL的EDA系統(tǒng)二次開發(fā)技術(shù)探討[J].計算機應(yīng)用研究，2001，2（8）：123-125.

[2]屈明桃.EDA技術(shù)在電子工程設(shè)計中的應(yīng)用[J].城市建設(shè)理論研究，2012，2（39）：99-101.

[3]李經(jīng)智.EDA技術(shù)及其應(yīng)用[J].齊齊哈爾大學(xué)學(xué)報，2006，2（12）：43-46.