一種低功耗低相位噪聲的壓控振蕩器設(shè)計(jì)

易 鴻

(四川文理學(xué)院 物理與機(jī)電工程學(xué)院， 四川 達(dá)州 635000)

常見的壓控振蕩器(VCO)有LC壓控振蕩器、RC壓控振蕩器和晶體壓控振蕩器等，對(duì)壓控振蕩器的技術(shù)要求主要有：頻率穩(wěn)定度好、控制靈敏度高、調(diào)頻范圍寬、頻偏與控制電壓成線性關(guān)系并宜于集成等。在壓控振蕩器設(shè)計(jì)中，滿足其頻率要求而降低功耗和相位噪聲是設(shè)計(jì)中的難點(diǎn)[1-3]。本文就是在對(duì)比各類方法優(yōu)缺點(diǎn)的基礎(chǔ)上，設(shè)計(jì)出一種自開關(guān)偏置電路結(jié)構(gòu)，這種結(jié)構(gòu)是以減小1/f噪聲和抑制其變頻轉(zhuǎn)化相結(jié)合，實(shí)現(xiàn)低相位噪聲。同時(shí)采用低電壓供電方式有效降低其功耗，合理選擇尾電流偏置管的工作區(qū)，還能消除功耗對(duì)開關(guān)幅度的依賴性。

1 電路設(shè)計(jì)

為了實(shí)現(xiàn)低功耗和低相位噪聲的壓控振蕩器，電路采用線性區(qū)偏置和電流復(fù)用技術(shù)，以實(shí)現(xiàn)低電壓供電和低功耗，同時(shí)設(shè)計(jì)一種自開關(guān)偏置結(jié)構(gòu)以有效地降低相位噪聲。設(shè)計(jì)電路如圖1所示。

圖1 壓控振蕩器的設(shè)計(jì)電路

1.1 低功耗分析

本設(shè)計(jì)中的壓控振蕩器釆用低電壓供電以實(shí)現(xiàn)低功耗，設(shè)計(jì)電路中NM3作為尾電流偏置管會(huì)被周期性地開關(guān)動(dòng)作，這里的電流偏置是為電路全局供電，所以不用電壓偏置去設(shè)計(jì)電路中所需要的電流，為分析方便，采用兩個(gè)匹配的MOS管用基準(zhǔn)電流鏡像來替代給電路提供電流，如圖2所示。

圖2 等效線性區(qū)MOS管

設(shè)置MOS管工作在線性區(qū)，其NM3漏端電流為[4]：

(1)

其中β是MOS管的放大系數(shù)，Vds3是圖1中NM3的漏極擊穿電壓，VB是直流偏置，ASW是開關(guān)信號(hào)幅度，ω0是振蕩頻率，Vth是MOS管的閾值電壓，Ia(t)和Ib(t)分別為圖2中的鏡像電流，Ia(t)和Ib(t)的定義如下[5]：

(2)

(3)

其平均值為：

(4)

(5)

與之對(duì)應(yīng)NM3工作在線性區(qū)時(shí)的漏電流平均值為：

(6)

1.2 低相位噪聲分析

相位噪聲一般是指在系統(tǒng)內(nèi)各種噪聲作用下引起的輸出信號(hào)相位的隨機(jī)起伏，通常相位噪聲分為頻率短期穩(wěn)定度和頻率長(zhǎng)期穩(wěn)定度。頻率短期穩(wěn)定度是由隨機(jī)噪聲引起的相位起伏或頻率起伏，頻率長(zhǎng)期穩(wěn)定度是由溫度、老化等引起的頻率慢漂移[6-8]。這里考慮的相位噪聲主要是頻率短期穩(wěn)定度問題。

圖3 改進(jìn)型自開關(guān)偏置壓控振蕩器

在壓控振蕩器設(shè)計(jì)中所牽涉的隨機(jī)噪聲主要是由噪聲源和轉(zhuǎn)化增益引起，為了實(shí)現(xiàn)低相位噪聲設(shè)計(jì)，本設(shè)計(jì)提出一種減小1/f噪聲和抑制其變頻轉(zhuǎn)化相結(jié)合的方案，如圖3所示。圖3中NM1，NM2和PM1，PM2為互補(bǔ)的交叉耦合管，為電路提供負(fù)阻。NM3和NM4是尾電流偏置管，為整個(gè)電路供電。Vp和Vn是振蕩信號(hào)輸出，CC為耦合電容，一般取值CC=0.5 μF，VB提供直流偏置，柵極驅(qū)動(dòng)電阻一般取RB=10 Ω，RB和Cf構(gòu)成簡(jiǎn)單的低通濾波電路，其中取Cf=0.5 μF。工作時(shí)Vp和Vn通過CC把振蕩信號(hào)耦合到NM3和NM4的柵極，偏置管會(huì)隨Vp和Vn的振蕩頻率周期性通斷，1/f噪聲得以減小。同時(shí)低通濾波器濾除偏置路徑中的噪聲，有效提高帶外相位噪聲性能。耦合管NM1和NM2的源端加入退耦電容CD，為抑制其閃爍噪聲上變頻。當(dāng)Vp為高電平，Vn為低電平時(shí)，NM1和NM4關(guān)斷，NM2和NM3導(dǎo)通，此時(shí)電流從管子NM2經(jīng)過CD流入NM3；當(dāng)Vn為高電平，Vp為低電平時(shí)，電流從NM1經(jīng)過CD流入NM4。退耦電容CD的取值由CD和相位噪聲的關(guān)系決定，CD的取值適當(dāng)時(shí)對(duì)通路中的基頻成分呈低阻通道，對(duì)負(fù)阻管的低頻閃爍噪聲呈高阻態(tài)，此時(shí)負(fù)阻管上的二次諧波不再被1/f噪聲調(diào)制，轉(zhuǎn)化增益被有效地抑制。

1.3 參數(shù)優(yōu)化

1.3.1 開關(guān)幅度

電路中NM3和NM4上面所加的開關(guān)信號(hào)為

Vgs3(t)=VB+ASWcos(ω0t)，

(7)

其中開關(guān)幅度ASW大小由電路中各電容綜合決定

(8)

其中k定義為

(9)

由(9)式可以看出k越大得到的開關(guān)幅度越大，因此用較大的耦合電容CC和較小的Cf+Cgs3來改善帶內(nèi)相位噪聲性能。

1.3.2 退耦電容CD的取值

對(duì)相位噪聲隨CD變化的仿真結(jié)果如圖4所示，圖中橫坐標(biāo)為CD的取值，縱坐標(biāo)為相位噪聲。由圖中可以看出CD太小和太大時(shí)，相位噪聲都不理想，只有CD=1.5 pF時(shí)，相位噪聲達(dá)到最小值，此時(shí)CD對(duì)于低頻處NM1的1/f噪聲呈高阻態(tài)，因此，CD=1.5 pF為最優(yōu)的電容取值。

2 仿真結(jié)構(gòu)及性能比較

圖5 開關(guān)電容陣列

本設(shè)計(jì)中的振蕩信號(hào)Vp和Vn采用圖5的二進(jìn)制開關(guān)電容陣列電路獲取。開關(guān)電容陣列使用3組開關(guān)結(jié)構(gòu)，電容值設(shè)置為二進(jìn)制加權(quán)結(jié)構(gòu)形式，即C1=2C2=4C3，使壓控曲線間的頻率跳變變化均勻，電阻R1、R2、R3分別為各MOS管的導(dǎo)通電阻Ron，開關(guān)電容的品質(zhì)因數(shù)Q及Ron定義如下：

(10)

(11)

電路基于SMIC 0.18 μm工藝實(shí)現(xiàn)，使用Assura工具進(jìn)行版圖驗(yàn)證及電路仿真，圖6是VCO版圖布局，圖7是其調(diào)諧曲線，圖8是相位噪聲的測(cè)試結(jié)果。圖7中8種壓控特性曲線分別用控制字000到111控制狀態(tài)，控制電壓范圍在0.1～1.1 V變化時(shí)，對(duì)應(yīng)頻率范圍為2.38～2.55 GHz，在這個(gè)頻段范圍線性化程度都比較好，說明了分布式偏置的可變電容結(jié)構(gòu)對(duì)于增益線性化有很好的作用。

圖8是利用VCO綜合性能評(píng)價(jià)優(yōu)值FOM對(duì)其描述[5]，F(xiàn)OM的定義為：

(12)

圖6 VCO版圖

圖7 頻率調(diào)諧特性的測(cè)試結(jié)果

圖8 相位噪聲測(cè)試結(jié)果

式中L(△f)表示△f頻偏處測(cè)得的單邊相位噪聲，fc為載波振蕩頻率，Pdc為直流功耗，F(xiàn)OM參數(shù)體現(xiàn)相位噪聲大小，其值越小說明其性能越好。在振蕩頻率為2.55 GHz時(shí)，分別在△f=1 MHz，100 kHz和10 kHz頻偏處測(cè)得FOM值為-122.8 dBc/Hz，-97.46 dBc/Hz和-77.55 dBc/Hz，這些值相對(duì)一些文獻(xiàn)中常規(guī)取值都偏小，說明所設(shè)計(jì)結(jié)構(gòu)對(duì)閃爍噪聲的影響能有效降低。

3 結(jié)束語

設(shè)計(jì)采用SMIC 0.18 μm標(biāo)準(zhǔn)CMOS工藝，可實(shí)現(xiàn)用于中心工作頻率為2.55 GHz的Zigbee壓控振蕩器。通過對(duì)設(shè)計(jì)電路線性化程度、相位噪聲以及功耗的仿真測(cè)試，在1.2 V電源電壓、振蕩頻率2.55 GHz時(shí)，該壓控振蕩器的功耗僅有2.3 mW。設(shè)計(jì)能實(shí)現(xiàn)低功耗、低相位噪聲和線性頻率調(diào)諧的性能指標(biāo)。

[參考文獻(xiàn)]

[1] BEVILACQUA A，ANDREANI P. An Analysis of 1/fNoise to Phase Noise Conversion in CMOS Harmonic Oscillators[J]. IEEE Trans. Circuits Syst. I，Reg. Papers，2012，59(5)：938-945.

[2] HONG G P，LEE S G. Gm-Boosted Differential Drain-to-Source Feedback Colpitts CMOS VCO[J]. IEEE Trans. Microw. Theory Tech，2011(59)：1811-1821.

[3] 伍翠萍，何波，于奇，等.一種低電壓低功耗的環(huán)形壓控振蕩器設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2008，25(5)：69-72.

[4] VERCESI V，F(xiàn)ANORI L，BERAARDINIS de F，et al. A dither-less all digital PLL for cellular transmitters[J]. IEEE J. Solid-State Circuits，2012，47(8)：1908-1920.

[5] LIU Wei，LI Wei，REN Peng，et al. A PVT tolerant 10 to 500 MHz all-digital phase-locked loop with coupled TDC and DCO[J]. IEEE J. Solid-State Circuits，2010，45(2)：313-321.

[6] 蔡志明，陳瑩梅，李智群，等.GPS射頻接收芯片中低功耗壓控振蕩器的設(shè)計(jì)[J].微電子學(xué)，2009，39(6)：790-792.

[7] DENG Wei，OKADA K，MATSUZAWA A. Class-C VCO With Amplitude Feedback Loop for Robust Start-Up and Enhanced Oscillation Swing[J]. IEEE J. Solid-State Circuits，2013，48(2)：429-440.

[8] LIANGGE X，LINDFORS S，STADIUS K，et al. A 2.4 GHz Low-Power All-Digital Phase Locked-Loop[J]. IEEE J. Solid-State Circuits，2010，45(8)：1513-1521.

[9] 胡錦，劉清波，劉觀承，等.一種低壓低功耗的環(huán)形壓控振蕩器設(shè)計(jì)[J].宇航計(jì)測(cè)技術(shù)，2010，30(3)：53-56.

[10] 尹飛，郭仲杰，季輕舟，等.一種低功耗等線性度全差分式壓控振蕩器的設(shè)計(jì)[J].科學(xué)技術(shù)與工程，2010，10(19)：4789-4792.

[11] 樊祥寧，曾軍，李斌，等.低功耗低相位噪聲4.8 GHz CMOS壓控振蕩器芯片設(shè)計(jì)[J].高技術(shù)通訊，2011，21(12)：1285-1290.

[12] 李仲秋，曾全勝.GPS校頻的壓控振蕩器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34(14)：144-147.