并行測(cè)試探針卡的移動(dòng)規(guī)則選擇

尹麗莉

摘 要：全球已經(jīng)邁入信息化、智能化時(shí)代，半導(dǎo)體集成技術(shù)也開(kāi)始扮演著越來(lái)越重要的角色，集成電路的飛速發(fā)展必然會(huì)帶動(dòng)集成電路測(cè)試技術(shù)的不斷更新，從而提高IC的生產(chǎn)效益， 控制產(chǎn)品品質(zhì)， 其中半導(dǎo)體晶圓測(cè)試對(duì)IC成本控制也起著重要作用，通過(guò)晶圓測(cè)試可以將此品盡早的篩查出來(lái)，避免次品被封裝而造成成本上的浪費(fèi)。

本文主要介紹了探針卡及其重要特性參數(shù)，針對(duì)探針卡在不同移動(dòng)規(guī)則中對(duì)芯片及針卡壽命的影響進(jìn)行了實(shí)驗(yàn)研究，對(duì)并行測(cè)試中探針卡的移動(dòng)規(guī)則的選擇給出了一定的指導(dǎo)意義

關(guān)鍵字：探針卡；并行測(cè)試探針卡的移動(dòng)規(guī)則；晶圓；芯片；探針卡壽命

1 探針卡及其特性此參數(shù)介紹

探針卡是連接探針機(jī)和芯片的一個(gè)測(cè)試接口，它是測(cè)試過(guò)程中非常重要而且精密工具，通過(guò)卡上的探針與芯片的焊墊直接接觸， 通過(guò)探針機(jī)進(jìn)行測(cè)試， 從而篩選出芯片的不良品，降低封裝的成本。

按照探針排列方式可將探針卡分為懸臂式、垂直式。隨著半導(dǎo)體芯片體積的越來(lái)越小，焊墊面積的越來(lái)越小，管腳數(shù)量的越來(lái)越多，時(shí)間成本的越來(lái)越高等因素，能應(yīng)用于并行測(cè)試的、高密度的垂直式探針卡在市場(chǎng)上需求量也在隨之增加。并行測(cè)試探針卡可根據(jù)不同產(chǎn)品的需求， 設(shè)計(jì)成X4， X8， X16， X32. X64等等不同規(guī)格， 各個(gè)測(cè)試位可排列成橫、豎、斜的一字形， 也可排列成正方形、矩形等，并行測(cè)試的測(cè)試位數(shù)量，主要取決于晶圓上芯片的數(shù)量，程序中適合并行測(cè)試的測(cè)試項(xiàng)數(shù)量，以及 整體測(cè)試時(shí)間等因素； 而測(cè)試位的排列則要考慮到晶圓邊緣的扎出次數(shù)，當(dāng)然并行測(cè)試探針卡的設(shè)計(jì)還要考慮到技術(shù)參數(shù)和維護(hù)難度、成本。

探針卡的重要特性參數(shù)有：

1）探針的排列校準(zhǔn) （Alignment （X，Y location） - 防止探針扎出焊墊區(qū)域外而降低芯片的可靠性。

2）探針的平面度 （Planarity （Z height） - 防止針位過(guò)高時(shí)，探針 接觸不到焊墊， 造成的電路不通；或針位過(guò)低時(shí)扎穿焊墊，對(duì)后期封裝及芯片質(zhì)量造成影響 （容易出現(xiàn)短路）

3）接觸電阻 （Contact Resistance ） -影響測(cè)試結(jié)果

4）針壓 （needle force） - 針壓過(guò)大會(huì)造成針痕大或深，影響到封裝及芯片質(zhì)量， 針壓過(guò)小，會(huì)引起針與芯片的接觸不良。

5）漏電流 （Leakage/Leakage at Over travel ）- 影響測(cè)試結(jié)果

6）探針針尖參數(shù) （Tip Parameters） -影響測(cè)試結(jié)果、針痕， 甚至?xí)?duì)封裝及芯片可靠性造成影響。（針徑、針尖錐角、針尖長(zhǎng)度、針尖直徑、針尖直徑、觸點(diǎn)壓力）

2 （Multi-site）多位并行測(cè)試中探針卡移動(dòng)規(guī)則對(duì)芯片及針卡壽命的影響

并行測(cè)試 指同一時(shí)間內(nèi)完成同一晶圓上的多個(gè)芯片的測(cè)試，能夠提高單位時(shí)間內(nèi)的測(cè)試效率， 降低測(cè)試成本，尤其晶圓上芯片數(shù)量過(guò)多，測(cè)試時(shí)間長(zhǎng)、程序中允許并行測(cè)試的測(cè)試項(xiàng)數(shù)量多時(shí)，并行測(cè)試的方法更能明顯提高測(cè)試效率。

1）并行測(cè)試的優(yōu)點(diǎn)是顯而易見(jiàn)的， 但是它所帶來(lái)的一些負(fù)面影響也隨之而來(lái)。下面將從3種不同的探針卡測(cè)試移動(dòng)規(guī)則方面來(lái)進(jìn)行調(diào)查研究。以3448 個(gè)芯片的8英寸晶圓為例，采用8X4的32位并行測(cè)試探針卡進(jìn)行測(cè)試，可得到以下數(shù)據(jù)：

a.不接觸晶圓邊緣的不完整芯片時(shí)，探針卡需要移動(dòng)175步，其中被探針扎過(guò)次數(shù)最多的一個(gè)芯片共被接觸了6次，而被接觸了5次的芯片有28顆，被接觸了4次的有200顆， 如果加上復(fù)測(cè)、第二次測(cè)試和第二次測(cè)試的復(fù)測(cè)，這229顆芯片，有可能被接觸15次以上，被扎穿或?qū)Ψ庋b打線工藝造成影響的風(fēng)險(xiǎn)會(huì)極高。

b.允許接觸晶圓邊緣的不完整芯片， 但不允許扎出晶圓外部區(qū)域時(shí)，探針卡共需要移動(dòng)137步，其中一個(gè)芯片被接觸的最多次數(shù)是3次，大大降低了探針對(duì)芯片焊墊的破壞幾率。

c.允許接觸晶圓邊緣的不完整芯片， 且允許扎出晶圓外部區(qū)域時(shí)，探針卡共需要移動(dòng)128步，其中一個(gè)芯片被接觸的最多次數(shù)是2次。

綜合上面的實(shí)驗(yàn)結(jié)果，在僅考慮探針卡移動(dòng)步數(shù)及單個(gè)芯片被接觸的最多次數(shù)因素時(shí)，允許探針卡接觸晶圓邊緣的不完整芯片，且允許探針扎出晶圓區(qū)域外的方法是最好的， 但是這其中我們并沒(méi)有考慮到探針扎到非焊墊區(qū)域而造成的異常磨損， 所以我們還要考慮另外一個(gè)重要因素， 那就是探針卡的維護(hù)及壽命成本。

2）下面的實(shí)驗(yàn)數(shù)據(jù)是針對(duì)以上3種探針卡的移動(dòng)規(guī)則， 而實(shí)際測(cè)得的對(duì)探針針尖直徑壽命的影響 ，本次實(shí)驗(yàn)共用了3塊相同的、全新的探針卡，3組相同晶圓產(chǎn)品， 每塊探針卡采用其中一種移動(dòng)方式，用同一種晶圓進(jìn)行測(cè)試，晶圓測(cè)試機(jī)的其它所有參數(shù)設(shè)置相同，在每塊探針卡做過(guò)100k次測(cè)試后， 將探針卡送回實(shí)驗(yàn)室，在探針卡測(cè)試機(jī)上對(duì)針尖直徑進(jìn)行檢測(cè)，分別得到了以下3組數(shù)據(jù) ：

a.不允許探針接觸晶圓邊緣的不完整芯片時(shí)， 探針卡針尖直徑的變化為：邊緣位置（dut0， 7，8，15，16，23，24，31）的針尖直徑變化是 -0.07mils，其他位置的針尖直徑變化為 -0.06mils， 可見(jiàn)32個(gè)測(cè)試位之間的針尖變化沒(méi)有明顯差異。（此卡針徑為2.5mil，針尖直徑略變小是由于在線清潔探針卡方式造成的，為正常現(xiàn)象）

b.允許接觸晶圓邊緣的不完整芯片， 但不允許扎出晶圓外部區(qū)域時(shí)，探針卡針尖直徑的變化為：邊緣位置（dut0， 7，8，15，16，23，24，31）的平均針尖直徑變化是+0.08，其他位置針尖直徑變化為 -0.07，可見(jiàn)邊緣位置的針尖磨損較為嚴(yán)重。

c.允許接觸晶圓邊緣的不完整芯片， 且允許扎出晶圓外部區(qū)域時(shí)， 探針卡針尖直徑， 幾乎每個(gè)位置的探針都有可能接觸到焊墊外的區(qū)域，所以可以看出探針卡的整體磨損較為嚴(yán)重，所有32個(gè)針位的針尖直徑變化的平均值為+0.065。

綜合以上實(shí)驗(yàn)數(shù)據(jù)，當(dāng)單一考慮針卡壽因素，不允許探針接觸晶圓邊緣的不完整芯片時(shí)，卡的成本是最低的。

3 （Multi-site） 多位并行測(cè)試探針卡移動(dòng)方案的選擇

通過(guò)以上針對(duì)性地分析，全面考慮到測(cè)試時(shí)間成本，并行測(cè)試對(duì)芯片焊墊區(qū)域的破壞，以及由于探針磨損而造成的探針卡維護(hù)費(fèi)用，不難看出最適當(dāng)?shù)奶结樋ㄒ苿?dòng)方法就是允許接觸晶圓邊緣不完整芯片， 但是不允許扎出晶圓以外的區(qū)域。此種方法避免了單個(gè)芯片被測(cè)次數(shù)過(guò)多時(shí)， 對(duì)封裝及芯片可靠性的影響，與此質(zhì)量風(fēng)險(xiǎn)相比，8個(gè)邊緣位置的探針維護(hù)費(fèi)用也在可以接受范圍內(nèi)。

以上實(shí)驗(yàn)只是針對(duì)于有3000多個(gè)芯片的8寸晶圓， 32位（8x4）垂直探針卡而進(jìn)行的，對(duì)于其他型號(hào)晶圓、探針卡， 僅有一定的參考作用。

參考文獻(xiàn)

[1]金蘭，劉煒，吉國(guó)凡.基于晶圓Multi-Site并行測(cè)試的效率分析與研究

[2]唐德興.探針卡片參數(shù)的選擇、維護(hù)及發(fā)展.《電子工業(yè)專用設(shè)備》1987年04期.

[3]許明，胡富剛，周越文.并行測(cè)試任務(wù)可并行性分析研究。 計(jì)算機(jī)工程 2009.

[4]Keith B. Schaub， Joe Kelly. Production Testing of RF and System-on-a-Chip Devices for wireless Communications [M]. London， Artech House， Inc.2004