一種新穎的二維糾錯碼加固存儲器設(shè)計方法

肖立伊，祝 名，李家強

(1．哈爾濱工業(yè)大學(xué)微電子中心，哈爾濱150001;2．中國空間技術(shù)研究院電子元器件可靠性中心，北京100029)

0 引言

隨著集成電路工藝尺寸和供電電壓的降低，存儲器對空間輻射環(huán)境和地面噪聲環(huán)境產(chǎn)生的軟錯誤比以往更加的敏感。存儲器占據(jù)了集成電路系統(tǒng)級芯片(SoC)60%以上的芯片面積，并且系統(tǒng)中絕大部分的失效是由存儲器引起的［1］，因此對存儲器加固技術(shù)的研究是提高集成電路系統(tǒng)可靠性最為重要的途徑之一［2－3］。空間環(huán)境中的帶電高能粒子、質(zhì)子和中子，以及地面環(huán)境中的α粒子可能對存儲器產(chǎn)生單粒子翻轉(zhuǎn)(single event upsets)和多位翻轉(zhuǎn)(multiple bit upsets)，從而影響存儲數(shù)據(jù)的正確性［4－5］。當(dāng)集成電路工藝尺寸降低到深亞微米以下時(＜0．18μm)，存儲器受單粒子翻轉(zhuǎn)的影響不會明顯地增加，而是趨向于飽和［6］。然而當(dāng)工藝尺寸降低后，在同一半導(dǎo)體晶圓上可以放置更多的存儲單元，相鄰單元之間的距離不斷地降低。因此存儲器發(fā)生多位翻轉(zhuǎn)的概率大大增加了［7］。

漢明碼是存儲器中最為常用的一種編碼容錯技術(shù)，但是漢明碼只能修正一位、探測兩位錯誤，無法修正存儲器中出現(xiàn)的多位翻轉(zhuǎn)。

版圖位交錯技術(shù)［8］可以降低存儲器中的多位翻轉(zhuǎn)，它是把不同字上的位單元分配成在物理版圖結(jié)構(gòu)上相臨的單元，從而避免一個字上的多個位單元同時發(fā)生翻轉(zhuǎn)。但是版圖位交錯技術(shù)存在一定的限制和缺陷:位交錯技術(shù)使得存儲器的字和列選擇布線變長，對面積、數(shù)據(jù)存取時間和功耗造成消極的影響［9］，并且當(dāng)交錯的位數(shù)增加時，上述問題會更加明顯。

另一種可以抑制多位翻轉(zhuǎn)的方法是多位錯誤修正碼技術(shù)。BCH碼［10］、RS碼［11］、循環(huán)碼［12］和混合碼［13］等，都可以修正存儲器中出現(xiàn)的多位翻轉(zhuǎn)。這些方法的通常缺陷是需要大量的延遲、功耗和面積開銷。此外，他們的編碼和譯碼電路更加復(fù)雜，需要以查找表的方式處理高階域的乘法運算。

內(nèi)建電流探測器(Built in current sensors)配合漢明碼或奇偶校驗碼的方法也可以修正存儲器中的多位翻轉(zhuǎn)［14－15］。但是，這種方法需要對存儲器的每一列都加入一個內(nèi)建電流探測器，并且內(nèi)建電流探測器本身對軟錯誤也是敏感的，可能引入額外的錯誤。此外，該方法還需要多個周期來完成錯誤的定位和修正，并不適合高速存儲器的實際應(yīng)用。

二維修正碼［9，16－17］可以有效地抑制存儲器中的多位翻轉(zhuǎn)，從而提高存儲器的可靠性。二維修正碼通過對存儲器的每一行加入水平的錯誤碼，同時對存儲器的每一列加入垂直的錯誤碼的方式進行構(gòu)造。在文獻［9］中，當(dāng)一個字需要寫入存儲陣列時，必須先從每一行中讀出相應(yīng)的位，來更新垂直的錯誤碼，這明顯地增加了存取延遲和功耗。文獻［16－17］提出的方法只能對兩位錯誤進行修正，當(dāng)輻射能量進一步增加時，他們將無法對更多錯誤進行修正。

隨著宇航用存儲器工藝尺寸的不斷降低，由空間輻射引起的多位翻轉(zhuǎn)事件將會不斷增加，目前的糾錯方法已經(jīng)越發(fā)難以滿足宇航用存儲器的應(yīng)用需求，急需一種修正能力強且硬件冗余低的糾錯方法。本文提出了一種新穎的二維修正碼，并設(shè)計了有效的存儲器多位翻轉(zhuǎn)加固方法，它通過較低的硬件開銷，實現(xiàn)了對任意給定寬度多位翻轉(zhuǎn)的修正。首先，為了避免文獻［9］中出現(xiàn)的垂直碼持續(xù)更新的問題，本文把存儲器的字拆分成一個二維矩陣的形式。其次，為了降低加固方案的硬件開銷，使用了低復(fù)雜度的多位錯誤探測方法，它可以探測任意的連續(xù)錯誤。通過與垂直奇偶校驗碼相結(jié)合的方式，提出的二維修正碼既可以修正連續(xù)的多位錯誤，又可以修正不連續(xù)的多位錯誤。隨后，給出了存儲器多位翻轉(zhuǎn)的修正算法。最后，對提出的設(shè)計方法進行了電路和版圖設(shè)計，并且提出了一種"版圖分割法"，利用存儲單元的版圖結(jié)構(gòu)有效地抑制了二維修正碼的冗余位中可能出現(xiàn)的多位翻轉(zhuǎn)，進一步提高了存儲器的可靠性。因此，相對于其它的多位錯誤糾正碼，提出的存儲器多位翻轉(zhuǎn)加固電路明顯具有更高的可靠性和更低的硬件開銷。

本文共分為七個部分，第一部分為引言;第二部分介紹低復(fù)雜度的多位錯誤探測碼;第三部分提出了用于存儲器多位錯誤修正的二維修正碼;第四部分給出通用的存儲器多位翻轉(zhuǎn)的修正算法。第五部分為電路和版圖設(shè)計與實現(xiàn)。第六部分通過實驗進行了可靠性和性能的分析;第七部分為結(jié)論。

1 多位錯誤探測方法

本節(jié)引入一種低復(fù)雜度的多位錯誤探測方法，它可以對任意連續(xù)的多位錯誤進行探測。假設(shè)一次輻射事件引起的多位翻轉(zhuǎn)的最大錯誤數(shù)為L，則存儲器系統(tǒng)中需要使用探測能力為L的錯誤探測碼。對于一個具有N位的字，多位錯誤探測碼的校驗位Di，可以通過等式(1)得到:

其中i，L和K取正整數(shù)，且滿足K×L≤N。bi代表存儲器中相應(yīng)的信息位。編碼過程是把信息位按照等式(1)的關(guān)系輸入到編碼器中，探測能力為L的錯誤探測碼需要L個校驗位，每一個校驗位執(zhí)行相應(yīng)的奇偶異或計算。例如，對于一個L=4，N=8的存儲器，錯誤探測碼的奇偶校驗位可以表示為D1=b1⊕b5，D2=b2⊕b6，D3=b3⊕b7和D4=b4⊕b8。從Di的關(guān)系中可以獲知，如果1到L個連續(xù)錯誤發(fā)生后，只有一個校驗位會受到影響。因此，通過監(jiān)視Di變化的方式，可以實現(xiàn)對一個字中不多于L個連續(xù)的錯誤進行探測。在譯碼過程中，如果在接收到的碼字中出現(xiàn)錯誤，則利用Di產(chǎn)生的奇偶校驗計算結(jié)果，產(chǎn)生一個錯誤信號。上述的多位錯誤探測方法，只需要一級編碼和譯碼的異或邏輯就可以實現(xiàn)多位錯誤的探測，因此具有很低的傳輸延遲和硬件開銷。

2 二維修正碼

本文提出的二維修正碼通過較低的硬件開銷，實現(xiàn)對任意寬度多位錯誤的修正(包括連續(xù)錯誤與不連續(xù)錯誤)，其構(gòu)成方法如下:

(1)在邏輯連接上把一個N位的字看作一個(k1，k2)的矩陣形式，k1代表行數(shù)，k2代表列數(shù)。傳統(tǒng)的方法［9］直接對整個存儲陣列進行編碼，每存取一個字的數(shù)據(jù)時，垂直校驗碼都需要計算整個存儲陣列的數(shù)據(jù)，并且垂直校驗碼的冗余位數(shù)和存儲器中的數(shù)據(jù)寬度相同，因此帶來較大的硬件冗余。

(2)根據(jù)存儲器中可能出現(xiàn)的最大錯誤數(shù)，設(shè)計相應(yīng)修正能力的二維修正碼。

(3)對k1行加入相應(yīng)的多位錯誤探測碼，探測連續(xù)的多位錯誤。對k2列加入垂直奇偶校驗碼，修正探測到的多位錯誤。

(4)當(dāng)存儲器的一個字發(fā)生多位翻轉(zhuǎn)后，多位錯誤探測碼和奇偶校驗碼分別指示錯誤出現(xiàn)的行和列。當(dāng)不連續(xù)多位錯誤的間隔小于L時，雖然多位錯誤探測碼不能正確的判斷出錯誤的個數(shù)，但是仍然可以給出一個錯誤信號。因此，利用這一錯誤信號指示的行位置和奇偶校驗碼指示的列位置，不論是連續(xù)錯誤或不連續(xù)的錯誤都可以被定位，并通過翻轉(zhuǎn)自身的值來進行修正。

(5)以最小化冗余位為目標，合理選擇k1和k2的取值。不同的k1和k2的取值會帶來不同的冗余開銷。

(6)僅使用奇偶校驗碼進行錯誤修正。只有當(dāng)多位錯誤探測碼給出錯誤信號后，奇偶校驗碼才開始進行修正，因此奇偶校驗碼在譯碼過程中的功耗和延遲的影響被最小化。

下面以N=16，L=4的存儲器為例，解釋提出的二維修正碼。首先，把一個16位寬的字轉(zhuǎn)化為一個矩陣的形式。多位錯誤探測碼和奇偶校驗碼分別加入到每一行和每一列中。隨后，以冗余位最小化為目標，確定k1和k2的取值(例如，k1=1，k2=16或k1=k2=4時的冗余位為20;k1=2，k2=8時的冗余位為16)。如圖1所示，在本文提出的方法中，一個16位寬的字轉(zhuǎn)化為了一個2×8的矩陣。

圖1 數(shù)據(jù)寬度16位的二維修正碼Fig．1 Proposed two-dimensional error code for 16-bit data

D1，D2，D3和D4為第一行的多位錯誤探測碼的檢測位。D5，D6，D7和D8為第二行的多位錯誤探測碼的檢測位。他們存儲的數(shù)據(jù)可以通過等式(2)和(3)獲得。

C1～C8是垂直奇偶校驗位，他們存儲的數(shù)據(jù)通過等式(4)得到。

提出的二維修正碼的編碼器可以利用等式(2～4)通過異或邏輯實現(xiàn)。譯碼過程可以分為兩步:首先，通過接收到的數(shù)據(jù)產(chǎn)生水平檢測位和垂直檢測位隨后，通過等式(5)和(6)計算水平校正子SDi和垂直校正子SCi。

如果任意一位的水平校正子SDi有效，則表示出現(xiàn)錯誤，并通過等式(7)進行修正。

本文提出的二維修正碼不但可以修正連續(xù)的錯誤，還可以修正不連續(xù)的錯誤。圖2顯示了不同類型的多位翻轉(zhuǎn)，下面將分析二維修正碼在不同錯誤類型下的糾錯能力。在類型1和2中，無論錯誤發(fā)生在相同行或不同行，連續(xù)的錯誤都可以通過各自的多位錯誤探測碼進行檢測。一旦水平檢測信號有效，錯誤就可以通過垂直的奇偶校驗碼進行修正。在類型3中，錯誤是不連續(xù)的，因而某些位的錯誤(b1和b5)不能被多位錯誤探測碼辨別。但是在這種情況下，多位錯誤探測碼會根據(jù)b3和b4的信息，聲明和’有效。因此結(jié)合垂直校驗位和的結(jié)果，所有的錯誤都可以被修正。在類型4中，如果錯誤的間距大于L，那么這一類型的錯誤是無法修正。然而輻射試驗的結(jié)果［18－19］表明，一次輻射事件產(chǎn)生多位錯誤的間隔幾乎不會超過3位。因此，類型4中出現(xiàn)的錯誤在一次輻射事件中是不會存在的，已經(jīng)超出了單次輻射事件失效的研究范圍。上述錯誤只有在兩次以上的輻射事件中才有可能出現(xiàn)，并且可以通過擦除技術(shù)［20］對其進行修正。

3 通用的存儲器多位翻轉(zhuǎn)的修正算法

本節(jié)給出一個具有通用性的二維修正碼糾錯算法，算法流程如圖3所示。對于存儲器中通常使用的32、64和128位等數(shù)據(jù)寬度的字，都可以通過這一修正算法進行加固設(shè)計。

4 二維修正碼加固存儲器的電路和版圖設(shè)計

本節(jié)給出了二維修正碼和抗輻射存儲器系統(tǒng)的電路及版圖設(shè)計過程。利用提出的二維修正碼加固設(shè)計方法，設(shè)計并實現(xiàn)了一個數(shù)據(jù)寬度16位，字數(shù)4 096，容量為64K的抗輻射加固存儲器。電路和版圖的設(shè)計通過和艦(HJ)0．18μm標準單元工藝庫實現(xiàn)。電路的功能使用ModelSim進行驗證，電路的性能參數(shù)和門級網(wǎng)表通過Synopsys Design Compiler獲得，最后通過Cadence SOC Encounter進行版圖布局布線。

4．1二維修正碼的編碼器和譯碼器電路設(shè)計

編碼器和譯碼器部分通過對等式(2～7)編寫Verilog代碼實現(xiàn)。編碼器和譯碼器的電路如圖4和圖5所示。在編碼器中8組異或邏輯用于生成水平多位探測碼校驗位，16組buffer用于增強數(shù)據(jù)輸入端到存儲器模塊的驅(qū)動能力，另外8組異或邏輯用于生成垂直奇偶校驗位。在譯碼器中，水平檢測位和垂直檢測位分別由8組異或邏輯生成，經(jīng)過判斷邏輯，最后通過16組異或邏輯輸出正確數(shù)據(jù)。

圖2 存儲器中出現(xiàn)的幾種錯誤類型Fig．2 Several types of MBU in a code word

4．2存儲器系統(tǒng)的電路設(shè)計及糾錯能力驗證

抗多位翻轉(zhuǎn)存儲器系統(tǒng)的電路結(jié)構(gòu)如圖6所示。為了使流片后的加固存儲器系統(tǒng)對故障具有可測性，本文添加了16個數(shù)據(jù)測試端口和一個測試使能端口。修正測試過程如下:首先，在正常工作模式下對存儲器寫入數(shù)據(jù);隨后，進入測試模式(測試使能端有效)，輸入測試數(shù)據(jù)，對正常工作模式下存儲的數(shù)據(jù)進行修改;最后，讀出寫入的數(shù)據(jù)，比較輸出結(jié)果與正常工作模式下寫入的數(shù)據(jù)是否一致。如果輸出數(shù)據(jù)與寫入數(shù)據(jù)一致，則表明提出的加固方法有效，可以修正存儲器在存取過程中出現(xiàn)的錯誤。

圖3 提出的二維修正碼糾錯算法Fig．3 Correction algorithm for the proposed two-dimensional error codes

圖4 二維修正碼編碼器電路設(shè)計Fig．4 Encoder circuit for two-dimensional error codes

正常工作模式下的模擬結(jié)果如圖7所示，對編碼器輸入端寫入數(shù)據(jù)，編碼后的數(shù)據(jù)存放在存儲單元中。測試模式下的模擬結(jié)果如圖8所示，在測試使能信號有效后，通過測試端口修改存儲單元中的4位數(shù)據(jù)，數(shù)據(jù)在讀出過程中，通過譯碼器被正確修正。

圖6 帶有測試功能的抗多位翻轉(zhuǎn)存儲器系統(tǒng)Fig．6 Hardened memory system with test function

圖7 存儲器正常工作模式模擬結(jié)果Fig．7 Simulation result for memory under normal operation mode

圖8 存儲測試模式模擬結(jié)果Fig．8 Simulation result for memory under test operation mode

4．3抗多位翻轉(zhuǎn)存儲器系統(tǒng)的版圖設(shè)計

二維修正碼可以有效地修正存儲器中數(shù)據(jù)位出現(xiàn)的錯誤，但是二維修正碼所引入的冗余位出現(xiàn)錯誤時，會影響修正數(shù)據(jù)的正確性，這一問題在以往的研究中［9，16］是無法解決的。下面分析錯誤可能出現(xiàn)的位置，共有如下四種可能:第一，錯誤全部發(fā)生在多位錯誤探測碼中;第二，錯誤全部發(fā)生在奇偶校驗碼中;第三，錯誤同時發(fā)生在多位錯誤探測碼和奇偶校驗碼中;第四，錯誤發(fā)生在數(shù)據(jù)位和相應(yīng)的校驗位中。

本節(jié)提出了一種“版圖分割法”，它充分利用了存儲單元的版圖布局結(jié)構(gòu)，抑制冗余位上出現(xiàn)的錯誤。所謂“版圖分割法”就是考慮存儲單元版圖的物理順序，在邏輯輸入時避免有運算關(guān)系的數(shù)據(jù)位同冗余位過于靠近，對他們進行分割擺放。二維修正碼的版圖分割法描述如下:

(1)利用數(shù)據(jù)位分割多位錯誤探測碼和奇偶校驗碼;

(2)數(shù)據(jù)位和相應(yīng)有運算關(guān)系的校驗位距離需要大于L，以保證數(shù)據(jù)位和有運算關(guān)系的冗余位不會同時發(fā)生錯誤。

在使用版圖分割法后，冗余位出現(xiàn)錯誤，并不影響修正數(shù)據(jù)的正確性。由于版圖分割法只是利用了存儲單元的版圖結(jié)構(gòu)，在邏輯輸入過程中有選擇性的存放數(shù)據(jù)，因此并不需要修改存儲器的物理版圖結(jié)構(gòu)，也不會增加設(shè)計的難度。此外，如果需要進一步的提高存儲器的可靠性，版圖分割法還可以同版圖位交錯技術(shù)［8］結(jié)合使用，獲得更高的修正能力。

使用版圖分割法后，一個16位寬字的版圖結(jié)構(gòu)如圖9所示。由于使用二維修正碼，16位數(shù)據(jù)經(jīng)過編碼器寫入存儲器后，需要16個存儲單元存放數(shù)據(jù)和16個冗余單元存放校驗碼，共計32個存儲單元。實際的邏輯輸入描述如下:首先對前8個存儲單元分別輸入矩陣第一行和第二行的多位錯誤探測碼;然后把矩陣第一行和第二行數(shù)據(jù)位按順序輸入到隨后的16個存儲單元中;最后8個存儲單元用于存放奇偶校驗碼。從圖9中可以發(fā)現(xiàn)，16位數(shù)據(jù)分隔了多位錯誤探測碼和奇偶校驗碼，滿足版圖分割法描述(1)。同時，圖9中矩陣第一行的多位錯誤探測碼和第一行的數(shù)據(jù)位被矩陣第二行的多位錯誤探測碼分隔，矩陣第二行的多位錯誤探測碼和第二行的數(shù)據(jù)位被矩陣第一行的數(shù)據(jù)位分隔，奇偶校驗碼和與之有運算關(guān)系的數(shù)據(jù)位的間距為8，以上條件滿足版圖分割法描述(2)。因此，在冗余位出現(xiàn)多位錯誤時，不會影響數(shù)據(jù)的正確性。

圖9 一個16位寬度字的版圖結(jié)構(gòu)Fig．9 A 16-bit-word of memory layout architecture

最后，抗多位翻轉(zhuǎn)存儲器系統(tǒng)的整體版圖如圖10所示。在版圖設(shè)計中充分考慮了IR降落問題，共使用了2對1．8V電源對芯片核心供電，還使用了4對3．3V電源對芯片的IO口供電。芯片的性能參數(shù)如表1所示。

圖10 抗輻射存儲器的整體版圖Fig．10 Layout for hardened memory system

表1 抗輻射存儲器芯片性能參數(shù)Table 1 Performance parameters of hardened memory chip

5 實驗與分析

為了比較本文提出的二維修正電路的糾錯能力和性能，分別對目前廣泛使用的漢明碼、BCH碼［10］和矩陣碼［16］進行了電路實現(xiàn)和可靠性分析。

5．1輻射環(huán)境下單粒子效應(yīng)可靠性分析

通過輻射環(huán)境下的單粒子效應(yīng)可靠性分析，用戶可以判斷在一定的輻射條件下采用ECC加固的存儲器是否符合抗單粒子指標的要求。

平均失效時間(MTTF)是評估存儲器可靠性的一項重要參數(shù)，通過該參數(shù)，用戶可以判斷在一定的輻射條件下設(shè)計是否符合可靠性的要求。文獻［20］提出了一個可以快速、準確地評估存儲器多位翻轉(zhuǎn)的可靠性模型，如式(8)所示。

其中，λ是輻射事件的到達率，M代表存儲器的字數(shù)，N為數(shù)據(jù)寬度(N包括數(shù)據(jù)位和冗余位)，L為修正能力。Pi和Pj分別對應(yīng)i個錯誤和j個錯誤發(fā)生的概率。為錯誤數(shù)超過L的概率組合。具體的細節(jié)及推導(dǎo)過程可參考文獻［20］。

假設(shè)每個字的輻射事件到達率λ為10－4，通過公式(8)得到的平均失效時間結(jié)果如圖11所示。

從圖11可知，相對于不同的存儲器容量，本文提出的二維修正電路可靠性比其他修正電路高出45%以上，具有較高的可靠性。

圖11 存儲的MTTF隨字數(shù)變化曲線(MBU=4)Fig．11 MTTF versus word M for a 16-bit memory with MBU=4

5．2電路性能分析

提出的二維修正電路與其他修正電路的面積，功耗和延遲參數(shù)如表2所示。以漢明碼作為參考，從表2中的結(jié)果可知，二維修正電路的性能參數(shù)明顯優(yōu)于其他修正電路。糾錯能力為4的二維修正電路的面積、延遲和功耗分別是漢明碼的51%、50%和113%。從表2中可以發(fā)現(xiàn)，糾錯能力為4的二維修正電路的延遲反而小于糾錯能力為2的二維修正電路。這是因為糾錯能力為4的修正電路編碼邏輯深度更低，帶來更小的延遲。因此，在使用本文提出的二維修正設(shè)計方法后，糾錯能力的增加幾乎不會影響修正電路的性能，只需要增加相應(yīng)的冗余位即可。

表2 修正電路的面積、功耗延遲參數(shù)列表Table 2 The parameters of area，power and delay for different ECCcircuits

6 結(jié)論

本文提出了一種有效的二維修正電路，它以較低的硬件開銷達到抑制存儲器多位翻轉(zhuǎn)的目的。提出的二維修正設(shè)計方法可以修正任意給定寬度的錯誤，同時結(jié)合提出的版圖分割法，可以確保存儲器獲得較高的可靠性?？煽啃院托阅芊治龅慕Y(jié)果表明，本文設(shè)計的抗輻射存儲器可以很好的滿足高能空間輻射環(huán)境下的應(yīng)用要求，修正電路的性能優(yōu)于目前已知的多位錯誤糾正碼電路。

［1］Rajsuman R．Design and test of large embedded memories:an overview［J］．IEEE Design and Test of Computers，2001，18(3):16－27．

［2］ 蘇建華，陳則王，王友仁，等．嵌入式SRAM的一種高可靠性內(nèi)建冗余分析策略研究［J］．宇航學(xué)報，2010，31(11):2597－2603．［Su Jian-hua，Chen Ze-wang，Wang You-ren，et al．Higher reliability built-in redundancy analysis strategy for embedded SRAM［J］．Journal of Astronautics，2010，31(11):2597－2603．］

［3］ 賀興華，肖山竹，張路，等．空間DSP信息處理系統(tǒng)存儲器SEU加固技術(shù)研究［J］．宇航學(xué)報，2010，31(2):472－476．［He Xing-hua，Xiao Shan-zhu，Zhang Lu，et al．SEU hardness technology of memory for Spatial information processing system based on DSP［J］．Journal of Astronautics，2010，31(2):472－476．］

［4］Leray JL．Effects of atmospheric neutrons on devices，at sea level and in avionics embedded systems［J］．Microelectronics Reliability，2007，47(9－11):1827－1835．

［5］ 馮彥君，華更新，劉淑芬．航天電子抗輻射研究綜述［J］．宇航學(xué)報，2007，28(5):1071－1080．［Feng Yan-jun，Hua Geng-xin，Liu Shu-fen．Radiation hardness for space electronics［J］．Journal of Astronautics，2007，28(5):1071－1080．］

［6］Baumann R C．Radiation-induced soft errors in advanced semiconductor technologies［J］．IEEE Transactions on Device and Materials Reliability，2005，5(3):305－316．

［7］Cardarilli G C，Leandri A，Marinucci P，et al．Design of a fault tolerant solid state mass memory［J］．IEEE Transactions on Reliability，2003，52(4):476－491．

［8］Kim J，Hardavellas N，Mai K，et al．Multi-bit error tolerant caches using two-dimensional error coding［C］．40th Annual IEEE/ACM International Symposium on Microarchitecture，Chicago，USA，December 197－209，2007．

［9］Naseer R，Draper J．Parallel double error correcting code design to mitigate multi-bit upsets in SRAMs［C］．34th European Solid-State Circuits Conference，Edinburgh，U．K．，September 222－225，2008．

［10］Neuberger G，Kastensmidt D L．Multiple bit upset tolerant SRAM memory［J］．ACM Transactions Design Automation Electronic Systems，2003，8(4):577－590．

［11］Bajura M A，Boulghassoul Y，Naseer R，et al．Models and algorithmic limits for an ECC-based approach to hardening sub-100-nm SRAMs［J］．IEEE Transactions on Nuclear Science，2007，54(4):935－945．

［12］ 賀興華，盧煥章，肖竹山，等．基于改進型(14，8)循環(huán)碼的SRAM型存儲器多位翻轉(zhuǎn)容錯技術(shù)研究［J］．宇航學(xué)報，2010，31(8):803－810．［He Xing-hua，Lu Huan-zhang，Xiao Zhushan，et al．Study of the fault tolerant technology based on(14，8)CRC code for SRAM’s SWMU［J］．Journal of Astronautics，2010，31(8):803－810．］

［13］Zhu M，Xiao L Y，Song L L，et al．New mix codes for multiple bit upsets mitigation in fault-secure memories［J］．Microelectronics Journal，2011，42(3):553－561．

［14］Reviriego P，Maestro J A．Efficient error detection codes for multiple-bit upset correction in SRAMs with BICS［J］．ACM Transactions on Design Automation of Electronic Systems，2009，14(1):18:1－18:10．

［15］Argyrides C，Pradhan D K，Kocak T．Matrix codes for reliable and cost efficient memory chips［J］．IEEE Transactions on VLSI Systems，2011，19(3):420－428．

［16］Zhu M，Xiao L Y，Tian H．Multiple bit upsets mitigation in memory using improved hamming codes and parity codes［J］．Journal of Harbin Institute of Technology，2010，17(5):726－730．

［17］Radaelli D，Puchner H，Wong S，et al．Investigation of multi-bit upsets in a 150 nm technology SRAM device［J］．IEEE Transactions on Nuclear Science，2005，52(6):2433－2437．

［18］Yahagi Y，Yamaguchi H，Ibe E，et al．A novel feature of neutron-induced multi-cell upsets in 130 and 180 nm SRAMs［J］．IEEE Transactions on Nuclear Science，2007，54(4):1030－1036．

［19］Yang G C．Reliability of semiconductor RAMs with soft-error scrubbing techniques［J］．IEEE Proceedings Computers and Digital Techniques，1995，142(5):337－344．

［20］Zhu M，Xiao L Y，Liu C，et al．Reliability of memories protected by multibit error correction codes against MBUs［J］．IEEE Transactions on Nuclear Science，2011，58(1):289－295．