動(dòng)態(tài)應(yīng)力下功率n-LDMOS器件熱載流子退化恢復(fù)效應(yīng)

徐申 張春偉 劉斯揚(yáng) 王永平 孫偉鋒

(東南大學(xué)國(guó)家專(zhuān)用集成電路系統(tǒng)工程技術(shù)研究中心，南京 210096)

橫向雙擴(kuò)散場(chǎng)效應(yīng)晶體管(lateral diffused metal-oxide-semiconductor，LDMOS) 能與普通CMOS工藝完全兼容，因而在功率集成電路領(lǐng)域得到了迅速發(fā)展和廣泛應(yīng)用［1-2］.然而，LDMOS器件經(jīng)常應(yīng)用在高溫、高壓、大電流環(huán)境中，面臨著非常嚴(yán)重的熱載流子退化問(wèn)題.同時(shí)，為了實(shí)現(xiàn)高耐壓，其器件結(jié)構(gòu)相對(duì)于普通的CMOS器件更加復(fù)雜，因此其熱載流子退化效應(yīng)出現(xiàn)了新的退化機(jī)理.關(guān)于LDMOS器件的退化機(jī)理已經(jīng)得到了研究者們的密切關(guān)注［3-5］.

目前，關(guān)于LDMOS器件熱載流子效應(yīng)的研究主要是在直流應(yīng)力條件下進(jìn)行的.在高柵壓低漏壓的應(yīng)力條件下，LDMOS器件的熱載流子效應(yīng)主要表現(xiàn)為源端柵氧化層的電荷注入導(dǎo)致器件的閾值電壓Vth發(fā)生漂移［6］；在低柵壓高漏壓的應(yīng)力條件下，則主要表現(xiàn)為2種競(jìng)爭(zhēng)的退化機(jī)制(即鳥(niǎo)嘴區(qū)域的熱空穴注入和溝道區(qū)域的界面態(tài)產(chǎn)生)，使得器件的導(dǎo)通電阻Ron隨著應(yīng)力時(shí)間的增加呈先減小后增加的趨勢(shì)［7］.然而，作為功率開(kāi)關(guān)器件，LDMOS器件實(shí)際工作在交流應(yīng)力狀態(tài)下，故交流應(yīng)力下的熱載流子退化研究更具有實(shí)際意義.交流應(yīng)力與直流應(yīng)力的區(qū)別在于，交流應(yīng)力下器件經(jīng)常處于應(yīng)力變化的狀態(tài).

本文將實(shí)驗(yàn)和計(jì)算機(jī)輔助設(shè)計(jì)(technology computer aided design，TCAD)相結(jié)合，從宏觀參數(shù)退化和微觀機(jī)理分析2個(gè)角度對(duì)n-LDMOS器件的恢復(fù)現(xiàn)象進(jìn)行研究，并針對(duì)熱載流子退化的2種主要機(jī)理分別進(jìn)行了詳細(xì)分析，為工業(yè)中n-LDMOS器件的熱載流子壽命考核和動(dòng)態(tài)應(yīng)力下壽命模型的建立提供了一定的理論指導(dǎo).

1 器件結(jié)構(gòu)

本文所研究的n-LDMOS器件剖面結(jié)構(gòu)圖見(jiàn)圖1，該器件采用0.5 μm SOI-CMOS工藝制作.器件的主要參數(shù)如下:漂移區(qū)長(zhǎng)度為12 μm，溝道區(qū)長(zhǎng)度為2.5 μm，柵氧化層厚度為25 nm.該器件的閾值電壓為1.2 V，關(guān)態(tài)擊穿電壓為220 V.工作時(shí)最高的柵源電壓Vgs和漏源電壓Vds分別為10和150 V.

圖1 n-LDMOS器件剖面結(jié)構(gòu)圖

2 實(shí)驗(yàn)與討論

2.1 動(dòng)態(tài)應(yīng)力中的恢復(fù)現(xiàn)象

器件在交流應(yīng)力下的退化是各種不同直流應(yīng)力下退化的復(fù)雜結(jié)合及綜合體現(xiàn).為了較真切地模擬交流動(dòng)態(tài)工作環(huán)境，突出影響器件退化恢復(fù)的最重要因素，同時(shí)使退化更明顯以便看出退化趨勢(shì)，實(shí)驗(yàn)條件選擇如下:源漏電壓Vds=160 V，柵極輸入為方波脈沖，柵極方波脈沖的低電平電壓Vglow設(shè)置為0 V，高電平電壓設(shè)置為器件產(chǎn)生最大襯底電流Isubmax時(shí)對(duì)應(yīng)的柵極電壓Vghigh，此處 Vghigh=1.5 V.同時(shí)，為了消除柵極脈沖瞬態(tài)效應(yīng)的影響，將脈沖上升時(shí)間tr和下降時(shí)間tf均設(shè)置為1 ms，脈沖周期T設(shè)置為4 s，故脈沖的上升、下降時(shí)間對(duì)于整個(gè)周期而言是可以忽略的.脈沖的高電平時(shí)間為P.這3種應(yīng)力的柵脈沖占空比分別為25%，50%，75%，并將3種情況下的總應(yīng)力時(shí)間分別設(shè)置為14400，7200，4800 s，以保持有效應(yīng)力時(shí)間(高電平時(shí)間)相等，均為3600 s.Vgs=5 V，Vds=0.1 V時(shí)，3種不同動(dòng)態(tài)應(yīng)力條件下n-LDMOS器件導(dǎo)通電阻Ron的退化結(jié)果見(jiàn)圖2.

圖2 器件導(dǎo)通電阻Ron的退化曲線

由圖2可知，占空比越高，器件的退化程度越嚴(yán)重.由于其高電平時(shí)間相同，且上升下降沿可以忽略，因此，退化量的差別來(lái)自于低電平期間的退化恢復(fù)效應(yīng).由此表明，該器件在動(dòng)態(tài)應(yīng)力下的熱載流子退化具有嚴(yán)重的恢復(fù)現(xiàn)象，對(duì)退化量有不可忽略的作用.

2.2 注入空穴退陷阱效應(yīng)引起的恢復(fù)

n-LDMOS器件在由關(guān)態(tài)向開(kāi)態(tài)變換的過(guò)程中，主要處于低柵壓高漏壓及高柵壓低漏壓2種應(yīng)力條件下.當(dāng)應(yīng)力為低柵壓高漏壓時(shí)，器件鳥(niǎo)嘴區(qū)表面縱向電場(chǎng)是有利于熱空穴注入的(見(jiàn)圖3，圖中負(fù)值表示電場(chǎng)方向由器件體內(nèi)指向表面).在縱向電場(chǎng)作用下，鳥(niǎo)嘴區(qū)熱空穴會(huì)注入氧化層，引起熱載流子退化［8］.而當(dāng)器件工作在高柵壓低漏壓情況時(shí)，鳥(niǎo)嘴區(qū)的縱向電場(chǎng)變?yōu)檎担璧K熱空穴的注入，而有利于熱電子的注入.這時(shí)注入的熱電子會(huì)復(fù)合氧化層中注入的空穴，同時(shí)，注入的空穴在電場(chǎng)作用下也會(huì)退出氧化層，導(dǎo)致注入空穴量減少，這種現(xiàn)象稱(chēng)之為退陷阱效應(yīng).顯然，這種退陷阱效應(yīng)會(huì)引起n-LDMOS器件退化的恢復(fù).

圖3 器件表面縱向電場(chǎng)分布

為了進(jìn)一步證實(shí)退陷阱效應(yīng)，進(jìn)行了如下實(shí)驗(yàn):n-LDMOS器件先在Vgs=1.5 V，Vds=150 V的條件下進(jìn)行第1階段的退化，持續(xù)3600 s后，再在Vgs=10 V，Vds=7 V的條件下進(jìn)行第2階段的退化，同樣持續(xù)3600 s.器件導(dǎo)通電阻Ron的退化結(jié)果見(jiàn)圖 4.同時(shí)，在應(yīng)力時(shí)間 t=0，3600，7200 s時(shí)分別進(jìn)行固定振幅改變基礎(chǔ)電壓Vbase的電荷泵(charge pumping，CP)實(shí)驗(yàn)［9］，測(cè)試結(jié)果見(jiàn)圖5.

圖4 不同應(yīng)力階段Ron的退化曲線

由圖4可知，在應(yīng)力初始階段，導(dǎo)通電阻降低，這是因?yàn)轼B(niǎo)嘴區(qū)有熱空穴注入，注入的熱空穴會(huì)在鳥(niǎo)嘴區(qū)下方感應(yīng)出電子，增加了該處的有效電子濃度，導(dǎo)致導(dǎo)通電阻下降.該結(jié)論也可從CP測(cè)試結(jié)果中得到證實(shí).由圖5可知，t=3600 s時(shí)的CP測(cè)試曲線與t=0時(shí)的CP曲線相比，鳥(niǎo)嘴區(qū)的CP曲線明顯左移，說(shuō)明鳥(niǎo)嘴區(qū)有熱空穴注入，使該處的平帶電壓下降.另外，還可以發(fā)現(xiàn)，t=3600 s時(shí)CP曲線明顯較t=0 s時(shí)CP曲線的電流值大，說(shuō)明柵氧下的界面態(tài)數(shù)量明顯增加，這是引起圖4中Ron的退化率后來(lái)增加的主要原因.

圖5 不同應(yīng)力階段前后的CP曲線對(duì)比

由圖4還可以看出，第2應(yīng)力階段開(kāi)始時(shí)導(dǎo)通電阻的退化速率明顯加快，而后很快趨于飽和.這是因?yàn)殡S著應(yīng)力的變化，器件的退化點(diǎn)從鳥(niǎo)嘴區(qū)轉(zhuǎn)移到溝道區(qū)(見(jiàn)圖6).觀察圖5中對(duì)應(yīng)的第2應(yīng)力階段前后CP曲線的變化發(fā)現(xiàn)，對(duì)器件施加應(yīng)力后CP曲線的溝道區(qū)電流增大，說(shuō)明在第2應(yīng)力階段中，溝道區(qū)內(nèi)產(chǎn)生了新的界面態(tài)，這與圖4所示的電阻增加結(jié)果相符.同時(shí)，觀察t=3600，7200 s時(shí)的CP曲線發(fā)現(xiàn)，鳥(niǎo)嘴區(qū)的CP曲線右移，但仍在t=0 s時(shí)刻鳥(niǎo)嘴區(qū)CP曲線的左邊，說(shuō)明鳥(niǎo)嘴區(qū)注入的熱空穴量減少，即發(fā)生了退陷阱效應(yīng).此外，第2應(yīng)力階段后溝道區(qū)的CP曲線右移，說(shuō)明此過(guò)程中柵氧化層內(nèi)存在熱電子注入，使器件閾值增加，這與實(shí)際測(cè)試結(jié)果相吻合.由此可知，器件應(yīng)力變換期間確實(shí)發(fā)生了熱空穴的退陷阱效應(yīng)，器件出現(xiàn)了退化恢復(fù)現(xiàn)象.

圖6 不同應(yīng)力條件時(shí)的碰撞電離分布圖

2.3 界面態(tài)復(fù)合引起的恢復(fù)

為了研究n-LDMOS器件在關(guān)態(tài)應(yīng)力下的退化恢復(fù)現(xiàn)象，進(jìn)行了應(yīng)力實(shí)驗(yàn).實(shí)驗(yàn)中對(duì)器件施加3個(gè)階段連續(xù)應(yīng)力:第1階段為關(guān)態(tài)應(yīng)力，即Vgs=0 V，Vds=150 V；第2階段為產(chǎn)生最大襯底電流Isubmax條件下的應(yīng)力，即 Vgs=1.5 V，Vds=150 V；第3階段仍為關(guān)態(tài)應(yīng)力，即Vgs=0 V，Vds=150 V.圖7為Ron在整個(gè)應(yīng)力過(guò)程中的退化結(jié)果.由圖可知，在第1階段，關(guān)態(tài)應(yīng)力下器件基本沒(méi)有退化.第2階段是器件的正常退化過(guò)程，即開(kāi)始時(shí)的退化由鳥(niǎo)嘴區(qū)的熱空穴注入占主導(dǎo)，器件導(dǎo)通電阻下降；隨著應(yīng)力時(shí)間的增加，熱空穴的注入逐漸達(dá)到飽和，退化由界面態(tài)的產(chǎn)生機(jī)制占主導(dǎo)，導(dǎo)通電阻逐漸增加，并最終趨于飽和.根據(jù)第1階段的實(shí)驗(yàn)結(jié)果可知，關(guān)態(tài)應(yīng)力下器件是沒(méi)有退化的，故第3階段中導(dǎo)通電阻的變化來(lái)自于退化的恢復(fù)效應(yīng)［10］.

圖7 3個(gè)階段連續(xù)應(yīng)力條件下的Ron退化曲線

圖8為器件在3個(gè)連續(xù)應(yīng)力過(guò)程中不同階段應(yīng)力前后的CP測(cè)試結(jié)果.由圖可知，t=0，3600 s時(shí)的CP曲線完全重合，說(shuō)明在此期間器件完全沒(méi)有退化.相比之下，t=7200 s時(shí)CP曲線的電流值明顯增大，且鳥(niǎo)嘴區(qū)和積累區(qū)的左邊界均左移，說(shuō)明該階段有大量的界面態(tài)產(chǎn)生，并且在積累區(qū)和鳥(niǎo)嘴區(qū)有熱空穴注入.對(duì)比t=10800，7200 s時(shí)的CP曲線可以看出，各區(qū)域的電流都存在一定程度的下降，說(shuō)明各處界面態(tài)的數(shù)量均減少.因此，在動(dòng)態(tài)應(yīng)力作用下，當(dāng)器件處于關(guān)斷階段時(shí)，器件已產(chǎn)生的界面態(tài)存在一定程度的復(fù)合，導(dǎo)致器件退化恢復(fù).

圖8 3個(gè)連續(xù)應(yīng)力過(guò)程中的CP曲線對(duì)比

3 結(jié)語(yǔ)

本文通過(guò)不同動(dòng)態(tài)應(yīng)力條件下n-LDMOS器件的熱載流子退化實(shí)驗(yàn)，證實(shí)其熱載流子退化具有嚴(yán)重的恢復(fù)效應(yīng).對(duì)器件施加不同應(yīng)力，根據(jù)不同應(yīng)力階段的器件退化機(jī)理來(lái)研究退化恢復(fù)現(xiàn)象.研究結(jié)果表明，n-LDMOS器件熱載流子效應(yīng)中的2種機(jī)理都存在明顯的退化恢復(fù)現(xiàn)象.在器件由關(guān)態(tài)向開(kāi)態(tài)變換的過(guò)程中，器件會(huì)由低柵壓高漏壓狀態(tài)向高柵壓低漏壓狀態(tài)轉(zhuǎn)換，此時(shí)鳥(niǎo)嘴區(qū)注入的熱空穴會(huì)產(chǎn)生退陷阱效應(yīng)，引起退化恢復(fù).當(dāng)器件處于關(guān)斷狀態(tài)時(shí)，退化產(chǎn)生的界面態(tài)復(fù)合，導(dǎo)致退化恢復(fù).該研究對(duì)工業(yè)應(yīng)用中n-LDMOS器件熱載流子壽命考核和動(dòng)態(tài)應(yīng)力下壽命模型的建立具有一定的指導(dǎo)意義.

References)

［1］Gruner D，Sorge R，Bengtsson O，et al.Analysis，design，and evaluation of LDMOS FETs for RF power applications up to 6 GHz［J］.IEEE Transactions on Microwave Theory and Techniques，2010，58(12):4022-4030.

［2］Faccio F，Allongue B，Blanchot G，et al.TID and displacement damage effects in vertical and lateral power MOSFETs for integrated DC-DC converters［J］.IEEE Transactions on Nuclear Science，2010，57(4):1790-1797.

［3］Chevaux N，Souza D.Comparative analysis of VDMOS/LDMOS power transistors for RF amplifiers［J］.IEEE Transactions on Microwave Theory and Techniques，2009，57(11):2643-2651.

［4］Chen J F，Tian K S，Chen S Y.Mechanisms of hot-carrier-induced threshold-voltage shiftin high-voltage P-type LDMOS transistor［J］.IEEE Transactions on E-lectron Devices，2009，56(12):3203-3205.

［5］Hu C，Tam S C，Hsu F C，et al.Hot-electron-induced MOSFET degradation model，monitor and improvement［J］.IEEE Transactions on Electron Device，1985，32(5):375-384.

［6］Moens P，Mertens J，Bauwens F，et al.A comprehensive model for hot-carrier degradation in LDMOS transistors［C］//Proceedings of the 45th IEEE Annual International Reliability Physics Symposium.Phoenix，Arizona，USA，2007:492-497.

［7］Sun Weifeng，Wu Hong，Shi Longxing，et al，On-resistance degradations for different stress conditions in highvoltage pLEDMOS transistor with thick gate oxide［J］.IEEE Electron Device Letters，2007，28(7):631-634.

［8］Moens P，van den Bosch G，Tack M.Hole trapping and de-trapping effects in LDMOS devices under dynamic stress［C］//Proceedings of 2006 International Electron Devices Meeting.San Francisco，CA，USA，2006:1-4.

［9］Chang C C，Lin J F，Wang T，et al.Physics and characterization of various hot-carrier degradation modes in LDMOS by using a three-region charge-pumping technique［J］.IEEE Transactions on Electron Device and Materials Reliability，2006，6(3):358-363.

［10］Chen J F，Wu K M，Lin K W，et al.Hot-carrier reliability in submicrometer 40V LDMOS transistors with thick gate oxide［C］//Proceedings of the 43rd IEEE Annual International Reliability Physics Symposium.Phoenix，Arizona，USA，2005:560-564.