基于串?dāng)_與干擾源相位同步的減小串?dāng)_研究

王亞飛 楊鴻文 李學(xué)華

（1.北京郵電大學(xué)信息與通信工程學(xué)院，北京100876；

2.北京信息科技大學(xué)光電信息與通信工程學(xué)院，北京100101）

引 言

隨著集成電路技術(shù)的進(jìn)步和客戶要求的提高，電子設(shè)備向著處理速度更高、物理尺寸更小的方向發(fā)展，這使得集成電路的工作頻率越來越高、規(guī)模越來越大、引腳越來越多，印刷電路板（PCB）上電路的密度越來越大，芯片間通過引腳互連就面臨著巨大的挑戰(zhàn)。而限制PCB 上芯片間引腳互連的瓶頸問題之一就是總線系統(tǒng)中的串?dāng)_。串?dāng)_是指有害信號從一個網(wǎng)絡(luò)轉(zhuǎn)移到相鄰網(wǎng)絡(luò)，它普遍存在于芯片、PCB、互連件，以及其他非屏蔽的高速高密度電路中［1－2］。

高速電路的設(shè)計者一般都是從傳輸線的物理角度來考慮減小串?dāng)_。比如減小耦合長度、增大信號路徑之間的距離、使用有短路過孔的防護(hù)布線或者改變傳輸線的物理結(jié)構(gòu)等［1－8］，這些減小串?dāng)_的方法大多以硬件的面積資源或者成本為代價。除此之外，也可以把耦合補償?shù)母拍顟?yīng)用到串?dāng)_抵消中，通過適當(dāng)?shù)陌l(fā)送和接收電路來消除串?dāng)_［9］，或者使用中繼插入技術(shù)［10］來抵抗串?dāng)_。以上方法都是從抑制串?dāng)_信號本身的角度來考慮減小或者消除串?dāng)_，且效果有限，而從改變激勵信號模式的角度來考慮減小或者消除串?dāng)_的方法較少，目前研究較多的是通過總線編碼［11－12］或者使用差分技術(shù)［1，13］來抵抗串?dāng)_，但對于PCB上芯片間互連時存在的串?dāng)_，這些串?dāng)_減小方法都過于復(fù)雜，難以應(yīng)用。

針對PCB上串?dāng)_給系統(tǒng)帶來的噪聲容限下降問題，也可以從對干擾源信號進(jìn)行變換的角度來考慮減小串?dāng)_，注意到受擾線上串?dāng)_信號相位的改變與干擾源信號相位的改變具有同步性，提出了一種非常有效的串?dāng)_抵消方法，即在干擾線的中點和末端插入反相器，使干擾源信號在前二分之一耦合長度傳輸時和在后二分之一耦合傳輸時的相位相反，這樣同時在受擾線上產(chǎn)生的遠(yuǎn)端串?dāng)_信號的相位也相反，相位相反的串?dāng)_信號經(jīng)過疊加后就實現(xiàn)了抵消，和傳統(tǒng)的從物理角度來減小串?dāng)_方法［1－8］相比，這種方法實現(xiàn)簡單、效果較好。仿真結(jié)果表明：所提方法能明顯抵消傳輸線間的串?dāng)_。

1.串?dāng)_與干擾源信號相位的同步性

傳輸線間信號耦合所形成的串?dāng)_模型如圖1所示，把噪聲源所在的傳輸線稱為干擾線，把有噪聲產(chǎn)生的傳輸線稱為受擾線。圖1中，當(dāng)b點無激勵時，a點輸入信號va（t）在d點的耦合輸出vd（t）就是干擾線對受擾線的串?dāng)_。串?dāng)_產(chǎn)生的物理原因是干擾線和受擾線之間的互容和互感［1］。當(dāng)傳輸線工作在較高頻率下，信號的上升時間和下降時間較小，由此引發(fā)的瞬時電壓轉(zhuǎn)換會引起嚴(yán)重的串?dāng)_，而且當(dāng)兩條傳輸線在布線空間上越接近，互感與互容就越大，特征阻抗及時延改變也越大，這樣在兩條傳輸線間就會產(chǎn)生更嚴(yán)重的串?dāng)_。

圖1 傳輸線間的串?dāng)_模型

根據(jù)文獻(xiàn)［14］，圖1中兩條平行傳輸線，在忽略二次串?dāng)_后，干擾線上a點到受擾線上遠(yuǎn)端d點的傳輸特性即遠(yuǎn)端串?dāng)_可以建模為

式中：Z0為傳輸線的特性阻抗；cm為傳輸線間的單位長度耦合電容；Lm為傳輸線間的單位長度耦合電感；l為傳輸線的耦合長度。

在無其他噪聲及損耗情況下，受擾線上接收端的信號即為激勵信號與串?dāng)_信號的和，在圖1中，受擾線上沒有激勵信號，所以接收端的信號就是串?dāng)_信號?？紤]到串?dāng)_信號的相位與干擾線上的輸入信號va（t）的相位有關(guān)，為了分析上的方便，現(xiàn)假設(shè)va（t）為雙極性信號，如果把va（t）信號反相，那么得到的信號即為－va（t），根據(jù)式（1）可以得到串?dāng)_信號與干擾源信號的相位關(guān)系，相位關(guān)系如圖2所示，從圖2中可以看出：串?dāng)_信號相位的改變與干擾源信號相位的改變具有同步性，即當(dāng)干擾源信號相位反相后，串?dāng)_信號的相位也反相。

圖2 串?dāng)_與干擾源信號相位的同步性

2.利用信號反相減小串?dāng)_方法

利用串?dāng)_信號相位的改變與干擾源信號相位的改變具有同步的特性，可以考慮在干擾線的中點插入反相器，也就是使干擾線上激勵信號在傳輸線的前二分之一耦合長度傳輸時和在后二分之一耦合長度傳輸時的相位相反，從而抵消受擾線上的串?dāng)_。利用干擾線中點信號反相來減小串?dāng)_的模型如圖3所示，兩條平行且長度相等的傳輸線，在干擾線的中點（圖中m點）插入反相器，使m點前后的信號相位相反，這樣，激勵信號在傳輸線前二分之一耦合長度傳輸時，在受擾線上產(chǎn)生的遠(yuǎn)端串?dāng)_為

激勵信號經(jīng)過反相后，在傳輸線后二分之一耦合長度傳輸時，在受擾線上產(chǎn)生的遠(yuǎn)端串?dāng)_為

理想情況下，前后兩部分耦合長度所產(chǎn)生的串?dāng)_信號經(jīng)過自動疊加后，受擾線終端總的串?dāng)_為

從式（4）可以看出：受擾線上的串?dāng)_被完全抵消掉。

圖3 利用信號反相減小串?dāng)_的分析模型

在一般的總線系統(tǒng)中，多條平行傳輸線中同時有信號傳輸，這樣相鄰傳輸線就互為干擾線和受擾線，這時，在n條按順序編號的傳輸線中，僅在編號為奇數(shù)（或者偶數(shù)）的傳輸線中點進(jìn)行信號反相即可，同時為了恢復(fù)原始信號，需要在它們的終端再插入反相器，如圖4（a）所示。對于n條傳輸線中，任意相鄰兩條傳輸線的地位與其他傳輸線相同，所以，下面來分析使用本方法的任意兩條相鄰傳輸線，模型如圖4（b）所示。以下，為了簡單起見，把記為k.

圖4（b）中，在兩條平行且長度相等的相鄰傳輸線A，B上，分別給激勵信號va（t）和vb（t），由于受到串?dāng)_的疊加，A，B兩條傳輸線中點（m點）的信號分別為

在m點對傳輸線A中的信號vam（t）進(jìn)行反相后，得到信號

在兩條傳輸線的后二分之一耦合長度上傳輸?shù)男盘柧头謩e為v′am（t）和vbm（t），在傳輸時，這兩個信號也會相互耦合串?dāng)_信號，根據(jù)圖4（b），傳輸線A，B終端接收到的信號就分別為

把式（6）和（7）代入到式（8）中，得到傳輸線A終端接收到的信號

把式（6）和（7）代入到式（9）中，得到傳輸線B終端接收到的信號

根據(jù)式（10）和（11）可以看出：在兩條傳輸線終端的接收信號中，由相鄰傳輸線產(chǎn)生的串?dāng)_已經(jīng)被抵消掉，殘留的串?dāng)_信號是二次串?dāng)_，即在受擾線上產(chǎn)生的串?dāng)_信號反過來對干擾線產(chǎn)生的串?dāng)_。由于激勵信號va（t）和vb（t）的地位相同，只需分析式（10）和（11）中的一個串?dāng)_信號即可。由此，得到使用信號反相方法后的串?dāng)_信號為

3.仿真結(jié)果與分析

為了驗證所提減小串?dāng)_方法的有效性，利用ADS軟件進(jìn)行了仿真。在軟件版圖界面創(chuàng)建了PCB上的兩條平行微帶傳輸線，它們的布局設(shè)置如圖5所示，具體參數(shù)為：w＝1mm，s＝1mm，h＝0.56mm，t＝70μm，εr＝4.2，μr＝1，l＝20cm，金屬為銅，微帶線的特征阻抗Z0約為50Ω.利用軟件提供的Momentum仿真器對布局元件進(jìn)行了三維平面電磁場仿真，然后把具有實際物理意義的布局元件引入到原理圖界面再進(jìn)行電路仿真。

圖5 微帶傳輸線的結(jié)構(gòu)

圖6 提取時域信號的仿真模型

原理圖中建立的仿真模型如圖6所示，設(shè)置激勵信號分別為偽隨機序列va（t）和vb（t），且速率同為1Gbit/s，上升與下降時間都為0.1ns，圖中在傳輸線A的中點插入了一個理想反相器，它能夠把輸入信號進(jìn)行180°移相，且在傳輸線上進(jìn)行了阻抗匹配。仿真結(jié)果如圖7所示，va（t）為a點的激勵信號，vb（t）為b點的激勵信號，vc（t）為c點接收到的信號，vd（t）為d點接收到的信號，vam（t）為傳輸線A中點的信號，v′am（t）為vam（t）反相后的信號，vbm（t）為傳輸線B中點的信號。結(jié)果顯示：在傳輸線A、B上都有激勵信號的情況下，傳輸線中點的信號都受到了串?dāng)_的疊加，串?dāng)_信號的幅值達(dá)到了信號電壓擺幅的15%以上，經(jīng)過在傳輸線A的中點進(jìn)行信號反相處理后，傳輸線A、B接收端的接收信號中，串?dāng)_都基本被抵消掉，也就是說信號在傳輸線的前二分之一耦合長度和在后二分之一耦合長度傳輸時，在另一條傳輸線上產(chǎn)生的串?dāng)_被抵消掉，且這種抵消在兩條傳輸線的作用效果是一樣的。

圖8給出了在相同條件下，沒有在傳輸線A的中點進(jìn)行信號反相處理情況下，傳輸線間的串?dāng)_情況，對比圖7（f）、（g）與圖8（a）、（b），可以看出：在沒有使用所提方法的情況下傳輸線終端的接收信號中都疊加了占信號電壓擺幅30%以上的串?dāng)_信號，而在使用所提方法的情況下串?dāng)_基本被抵消掉。同時也能看出，對于克服PCB上的串?dāng)_來說，反相器的插入使相鄰傳輸線上信號的傳輸模式發(fā)生了改變，但由此引起時序的改變很小，可以忽略不計，但實際反相器的插入必然會引起信號的延遲，所以需要在沒有插入反相器的傳輸線中點進(jìn)行相應(yīng)延遲，以保證信號的同步性。

以上仿真結(jié)果表明了所提方法減小串?dāng)_的有效性，同時，反相器的使用數(shù)量與傳輸線的耦合長度無關(guān)，由于較長的耦合長度會產(chǎn)生幅值較大的串?dāng)_，所以反相器的使用對于耦合長度較長的傳輸線來說，更為有利，在有些情況下，可以使發(fā)送端發(fā)送的信號為反相信號，此時只需在中點插入一個反相器即可。

實際應(yīng)用中的反相器可以使用文獻(xiàn)［15］中的無源雙面平行傳輸線（DSPSL）反相器，即用兩個金屬柱交換上下表面電流的DSPSL反相器。這種反相器反相性能良好，具有反相特性與頻率基本無關(guān)，插入損耗可以忽略不計等特點，在很多高速的信號線上都已經(jīng)有了應(yīng)用［15－16］，且效果理想。根據(jù)前面的理論分析和仿真可知，利用信號反相來減小串?dāng)_方法的實際應(yīng)用效果主要取決于反相器的性能，由于DSPSL反相器的實際應(yīng)用性能良好，所以本方法減小串?dāng)_的實際效果應(yīng)接近于仿真結(jié)果。另外，作為減小串?dāng)_的應(yīng)用，插入無源反相器不會激增PCB的復(fù)雜度和元件個數(shù)，因為一般的電路系統(tǒng)中，高速信號線不是特別多，由于本應(yīng)用只是對高速信號線進(jìn)行隔行插入反相器，所以不會增加太多的元件和結(jié)構(gòu)，因此，不會帶來太多的電磁兼容問題。相反，由于減小了高速信號線之間的耦合，所以可以減少電磁輻射。

由于本方法中關(guān)于串?dāng)_的計算公式是在兩條傳輸線相速度相等、平行且終端匹配的情況下得到的，所以本方法適用于總線系統(tǒng)中傳輸線相速度相等、平行且終端匹配情況下使用，同時，由于反相器插入的位置是兩條傳輸線耦合長度的中點，所以本方法的使用不受傳輸線長度的約束。

4.結(jié) 論

從串?dāng)_與干擾源信號的相位關(guān)系出發(fā)，利用串?dāng)_信號與干擾源信號相位同步改變的原理研究了串?dāng)_減小問題，提出了利用信號反相來減小串?dāng)_的方法，該方法在傳輸線耦合長度的中點和末端分別插入反相器，就能實現(xiàn)串?dāng)_的抵消。仿真結(jié)果顯示，這種方法能明顯抵消微帶傳輸線間的串?dāng)_。與傳統(tǒng)方法相比，實現(xiàn)簡單，效果較好。

［1］HALL S H，HALL G W，MCCALL J A.High－Speed Digital System Design：a Handbook of Interconnect Theory and Design Practices［M］.New York：John Wiley ＆Sons Inc，2000.

［2］BOGATIN E.Signal Integrity Simplified［M］.New Jersey：Prentice Hall，2004.

［3］黎淑蘭，劉元安，唐碧華.降低有損耦合微帶線間串?dāng)_的方法分析［J］.電波科學(xué)學(xué)報，2006，21（4）：503－506.LI Shulan，LIU Yuan’an，TANG Bihua.Analysis of approach for reducing crosstalk between lossy coupled microstrip lines［J］.Chinese Journal of Radio Science，2006，21（4）：503－506.（in Chinese）

［4］劉學(xué)觀，江盼盼，郭輝萍，等.高速數(shù)字信號在PCB中的傳輸特性分析［J］.電波科學(xué)學(xué)報，2009，24（3）：498－500.LIU Xueguan，JIANG Panpan，GUO Huiping，et al.Transmission characteristics of high－speed digital signal in PCB［J］.Chinese Journal of Radio Science，2009，24（3）：498－500.（in Chinese）

［5］CHOI U，KIM Y J，KIM Y S.Crosstalk reduction in printed circuit boards using irregularly－spaced vias in a guard trace over a slotted ground plane［C］//European Conference on Circuit Theory and Design.Antalya，Turkey，Augwyt.23－27，2009：794－797.

［6］陳建華，牛中奇.保護(hù)帶對不同參數(shù)微帶線信號和噪聲的影響［J］.電波科學(xué)學(xué)報，2010，25（1）：53－58.CHEN Jianhua，NIU Zhongqi.Effect of guard trace on signal integrity and coupling noise of microstrips with different parameters［J］.Chinese Journal of Radio Science，2010，25（1）：53－58.（in Chinese）

［7］MNAOUER K，JAMEL B H T，F(xiàn)ETHI C.Modeling of microstrip and PCB traces to enhance crosstalk reduction［C］//IEEE Region 8International Conference on SIBIRCON.Listvyanka，Russia，July11－15，2010：594－597.

［8］MALLAHZADEH A R，GHASEMI A H，AKHLAGHI S，et al.Crosstalk reduction using step shaped transmission line［J］.Progress in Electromagnetics Research C，2010，12：139－148.

［9］CIAMULSKI T，GWAREK W K.Coupling compensation concept applied to crosstalk cancelling in multiconductor transmission lines［J］.IEEE Transactions on Electromagnetic Compatibility，2008，50（2）：437－441.

［10］KAUSHIK B K，SARKAR S，AGGARWAL R P，et al.Crosstalk analysis and repeater insertion in crosstalk aware coupled VLSI interconnects［J］.Microelectronics International，2006，23（3）：55－63.

［11］VERMA S K，KAUSHIK B K.Encoding schemes for the reduction of power dissipation，crosstalk and delay：a review［J］.International Journal of Recent Trends in Engineering，2010，3（4）：74－79.

［12］FAN C P，F(xiàn)ANG C H.Efficient RC low－power bus encoding methods for crosstalk reduction［J］.Integration，the VLSI Journal，2011，44（1）：75－86.

［13］KAM D G，LEE H，KIM J，et al.A new twisted differential line structure on high－speed printed circuit boards to enhance immunity to crosstalk and external noise［J］.IEEE Microwave and Wireless Components Letters，2003，13（9）：411－413.

［14］YOUNG B.Digital Signal Integrity：Modeling and Simulation with Interconnects and Packages［M］.London：Prentice Hall，2001.

［15］WONG K W，CHIU L，XUE Q.Wideband parallelstrip bandpass filter using phase inverter［J］.IEEE Microwave and Wireless Components Letters，2008，18（8）：503－505.

［16］CHIU L，XUE Q.Wideband parallel－strip 90ohybrid coupler with swap［J］.Electronic Letters，2008，44（11）：687－688.