基于全雙工以太幀間隔的源同步時鐘傳輸方法

陳 健, 張俊杰, 宋英雄

(上海大學(xué)特種光纖與光接入網(wǎng)省部共建重點實驗室,上海 200072)

基于全雙工以太幀間隔的源同步時鐘傳輸方法

陳 健, 張俊杰, 宋英雄

(上海大學(xué)特種光纖與光接入網(wǎng)省部共建重點實驗室,上海 200072)

提出在全雙工以太物理層中,基于以太幀間隔 (inter-packet gap,IPG)的固定比特率業(yè)務(wù)同步時鐘傳輸方法.該方法引入同步剩余時戳(synchronous residual time stamp,SRTS)算法,是一種不受以太分組流量影響的帶外時鐘傳輸方法.通過連分數(shù)展開分析恢復(fù)時鐘的各階抖動成分,給出基于以太幀間隔的同步剩余時戳算法的參數(shù)選擇方法,并通過軟件仿真和現(xiàn)場可編程門陣列(field programmable gate array,FPGA)硬件實驗證明了其優(yōu)良的同步性能.

幀間隔;同步剩余時戳;源時鐘同步

本研究提出的基于全雙工以太幀間隔 (interpacket gap,IPG)源時鐘同步方法具有定時精度高、抖動低及易于實現(xiàn)的特點.本研究從基于以太 IPG數(shù)據(jù)傳輸?shù)脑砣胧?介紹了 IPG數(shù)據(jù)在以太 PHY層的接入位置和數(shù)據(jù)幀格式,進而引入同步剩余時戳 (synchronous residual time stamp,SRTS)的時鐘同步方法.對適應(yīng)以太 IPG數(shù)據(jù)傳輸?shù)?SRTS算法的參數(shù)選擇詳細地進行了分析和仿真,給出了源時鐘和恢復(fù)時鐘的實驗對比結(jié)果,并證明了本研究提出的源時鐘同步方法具有不受以太網(wǎng)中分組流量和分組交換的延遲變化影響,不占用以太分組的帶內(nèi)帶寬的優(yōu)點,是一種在點對點全雙工以太網(wǎng)中帶外傳輸源同步時鐘的新方法.

1 基于 IPG的數(shù)據(jù)傳輸原理

IEEE 802.3協(xié)議最初定義 IPG[1]的目的是為了在 PHY層上分隔 2個相鄰的數(shù)據(jù)包,以使所有處于同一以太網(wǎng)段的站點可以探測到不活動的載波,解決半雙工模式的沖突檢測問題.對于全雙工方式的以太網(wǎng),由于不存在信道的爭用,因此,MAC子層的載波監(jiān)聽多路訪問 /沖突檢測 (carrier sense multiple access/collision detect,CSMA/CD)算法失去了應(yīng)有的作用,保留的以太網(wǎng)絡(luò) IPG只起到繼承 10M以太網(wǎng)MAC協(xié)議的目的.百兆快速以太網(wǎng)可以采用全雙工方式進行工作,而光纖方式的千兆以太網(wǎng)和萬兆以太網(wǎng)只能采用全雙工工作方式,MAC幀之間的IPG在 PHY層被 12字節(jié)的空閑碼字替代,以提供對端 PHY層接收碼流的連續(xù)性,便于時鐘恢復(fù)電路從接收碼流中獲得定時信號.由此可見,在 IPG中插入有用的數(shù)據(jù),可以提供特殊的傳輸通道[2],此時PHY層碼流還是連續(xù)的,只是替代了原來的空閑碼型數(shù)據(jù),不會使時鐘恢復(fù)電路的性能變差.

一般的以太 PHY層器件均通過 xM II接口與MAC層器件連接,因此,在充分利用現(xiàn)有器件的基礎(chǔ)上,通過在MAC層和 PHY層的 xM II接口間串接一個 IPG數(shù)據(jù)模塊,即可將 IPG數(shù)據(jù)接入點到點的以太傳輸通道中.為了讓 IPG數(shù)據(jù)模塊容易地識別出屬于自己的數(shù)據(jù)幀,可以安排有別于正常以太幀前導(dǎo)碼的 2字節(jié)碼字作為 IPG數(shù)據(jù)幀的前導(dǎo)碼,IPG數(shù)據(jù)幀攜帶的數(shù)據(jù)可以是 6字節(jié),或者是 5字節(jié)數(shù)據(jù)加 1字節(jié) CRC-8校驗.為了產(chǎn)生可靠的幀定界物理層信號,需要在 IPG數(shù)據(jù)幀的前后各留 2字節(jié)的空閑碼,這樣就形成了插入數(shù)據(jù)的 12字節(jié)幀間隔(見圖 1).

圖 1 IPG數(shù)據(jù)的幀格式Fig.1 Frame structure of IPG data

實際上,無論 PHY層速率是多少,IEEE 802.3協(xié)議的 IPG間隔都是 12字節(jié).如果接收時對插入數(shù)據(jù)的 IPG不作任何處理,MAC層會丟棄這些插在IPG中的數(shù)據(jù),原因是 IPG數(shù)據(jù)幀的長度小于正常以太幀最小的 64字節(jié)長度.此時,除了產(chǎn)生一個MAC層的出錯記錄外,對原有的以太數(shù)據(jù)傳輸不會產(chǎn)生任何影響.

本研究中的時鐘同步分析及實驗均以100BASE-T為例說明,IPG數(shù)據(jù)同樣可以接入到全雙工千兆以太網(wǎng)中.此時,除了 PHY層中物理編碼子層 (physical coding sublayer,PCS)以 8B/10B編碼代替了百兆以太網(wǎng)的 4B/5B編碼外,其他方面基本與百兆以太網(wǎng)相同.

2 基于 IPG的剩余時戳同步算法

將源時鐘的信息 (如時戳值[3])通過 IPG數(shù)據(jù)模塊 (帶外)或以太網(wǎng)正常數(shù)據(jù)幀 (帶內(nèi))傳輸是兩種可行的同步方法,但均不是最佳的方法.因為,這兩種方法需要在目的地用異步時鐘重建一個時戳,通過重建時鐘產(chǎn)生的時戳與接收到的源時戳不斷地相互比較,最終同步到源時鐘上.此時,帶內(nèi)傳輸方法時戳值的到達時間將受變化的分組傳輸延時影響,而帶外傳輸方法雖不受分組延時影響,但對重建源時鐘的環(huán)路控制參數(shù)依賴性很大[4].

如果能利用全雙工以太網(wǎng)中 PHY層接收時鐘同步于發(fā)送時鐘的這一特點,就能利用類似異步傳輸模式 (asynchronous transfer mode,ATM)協(xié)議中的SRTS算法[5]獲得直接的源同步信號,從而將避免上述時戳同步方法的缺點.

2.1 基于 IPG的剩余時戳同步原理

SRTS算法是 ATM標準中規(guī)定的電路仿真時鐘同步方法之一[6].SRTS將源時鐘與公共時鐘在發(fā)送端的頻率比值關(guān)系傳給接收端,接收端利用可獲得的公共時鐘及頻率比值關(guān)系恢復(fù)出源時鐘頻率.比值關(guān)系通過異步計數(shù)的方式實現(xiàn).由于源時鐘頻率與公共時鐘頻率不一定成整數(shù)倍關(guān)系,因此,在每個源時鐘周期內(nèi)對公共時鐘的連續(xù)計數(shù)必然產(chǎn)生整數(shù)和非整數(shù)部分,非整數(shù)部分在以后的多個源時鐘周期內(nèi)不斷累積,最終產(chǎn)生了可變的整數(shù)計數(shù)值.SRTS算法將這些可變整數(shù)計數(shù)值以模的余數(shù)形式傳遞給接收端;而模的商則不需要傳輸,因為接收端只要已知源時鐘頻率就能事先確定一個最小的商數(shù),這樣就減少了在ATM中傳輸電路仿真同步信息的開銷.由于在每個源時鐘周期內(nèi)對公共時鐘是連續(xù)計數(shù)的,因此不會引起截斷誤差和累積誤差.

利用全雙工以太網(wǎng)中網(wǎng)絡(luò)接收端 PHY層恢復(fù)的時鐘同步于發(fā)送端時鐘這一特點,即公共時鐘是通過鏈路提取的,可將發(fā)送端的同步業(yè)務(wù)源時鐘頻率與以太網(wǎng)物理時鐘之間的關(guān)系通過帶外的 IPG數(shù)據(jù)傳給接收端,實現(xiàn)在接收端對同步業(yè)務(wù)源時鐘頻率的精確恢復(fù).基于 IPG的同步剩余時戳傳輸如圖2所示.

假設(shè)源時鐘 fS在 N分頻后的第 n個周期內(nèi)有Mn個 f0時鐘周期,f0=fT/x,fT為以太網(wǎng)發(fā)送端的時鐘頻率,x為分頻數(shù),則

一般情況下,Mn不一定為整數(shù).由于 fS和 f0是2個異步時鐘,fS的上沿會在 f0脈沖的任何地方出現(xiàn),對 f0脈沖計數(shù)的計數(shù)器在后續(xù)輸入脈沖到來前會保持當前的計數(shù)值,在 2個 f0脈沖的中間出現(xiàn)的計數(shù)使能信號 (fS的上沿)將引起對f0的非整數(shù)計數(shù).因此,定義 Qn為第 n次計數(shù)的整數(shù)部分,它是第n次計數(shù)值Mn加上第 n-1次計數(shù)的小數(shù)部分 dn-1取整的結(jié)果,而第 n次計數(shù)的小數(shù)部分 dn為

圖 2 基于 IPG的同步剩余時戳傳輸Fig.2 IPG based transm ission of synchronous residual time stam p

將式 (2)迭代求和,可得

由于 0≤di＜1,因此

式 (5)的不等式兩邊同時除以 n,取 n→∞,可得

由式 (6)可得,只要取樣數(shù)目足夠多,每周期的非整數(shù)Mn的平均值與每周期的整數(shù) Qn的均值是一樣的,如果 Mn為容差 [Mmin,Mmax]中的固定值 Mc,則Qn的長期平均值等于真實的 Mc值.因此,式 (2)反映了 2個異步時鐘之間的正確計數(shù)關(guān)系.由于沒有簡單地舍去每周期計數(shù)的小數(shù)部分,而是不斷地將其累積,因此,經(jīng)過長期平均能夠達到傳輸Mn精確值的目的.

由于 fS是固定比特率業(yè)務(wù)的源時鐘頻率,假設(shè)其頻率穩(wěn)定度為 ±ε,因此,第 n次的計數(shù)值 Mn介于M的最小值和最大值之間,即

Mmin≤Mn≤Mmax. (7)

由于計數(shù)的小數(shù)部分 dn和 dn-1介于 0和 1之間,將

式 (7)代入式 (3),可得

因此,在源時鐘 N分頻后的一個周期內(nèi),以脈沖 f0的周期為最小計數(shù)單位的脈沖計數(shù)值 Qn至少為└Mmin」.如果用 P來表示 Mn-Qn的剩余部分,則其表示的范圍必須覆蓋Mn-Qn的任何取值.極端情況下 ,Mn可取 └Mmin」,同時 Qn取 └Mmax」+1,因此 ,P至少滿足

基于 IPG源時鐘同步信號的產(chǎn)生方法,是在發(fā)送端建立一個以 f0脈沖周期為最小計數(shù)單位的,模為 2P的時戳生成電路,計滿 2Pbit后,QT計數(shù)器計數(shù)加 1.當源時鐘的N分頻信號上沿到來時,將 P bit計數(shù)器的當前計數(shù)值鎖存起來,作為本次剩余時戳的RTS數(shù)據(jù).這樣,式 (3)中的 Qn可表示成經(jīng)歷了 QTn個 2Pf0周期加上 RTSn-RTSn-1個額外 f0周期,即

基于 IPG傳輸?shù)臄?shù)據(jù)量比 ATM頭部可攜帶的數(shù)據(jù)量多很多,因此,同時傳輸商數(shù) QT和余數(shù) RTS的好處是,接收端無需預(yù)知同步業(yè)務(wù)的頻率就能恢復(fù)出發(fā)送端的同步時鐘,這也是與 ATM中只傳輸RTS的區(qū)別之處.

在接收端,由于以太網(wǎng) PHY層恢復(fù)出的時鐘 fR同步于發(fā)送端的時鐘 fT,fR經(jīng) x分頻后得到與發(fā)送端同頻的 f0,因此可以產(chǎn)生一個與發(fā)送端相逆的時鐘恢復(fù)過程.最后,使用鎖相環(huán)電路 (phase locked loop,PLL)將恢復(fù)出的頻率乘 N倍,從而恢復(fù)出固定比特率業(yè)務(wù)的源時鐘頻率 fS.

2.2 基于 IPG的剩余時戳同步算法的參數(shù)選擇

在基于 IPG的剩余時戳同步算法中,必須確定參數(shù) P,N,x的選擇范圍.文獻 [7]指出,如果 f0/fS＜4.9,且 P最多為 3 bit時,將具有符合 I.363.1中規(guī)定的抗信元丟失能力,這里 P的選擇由式 (9)決定.一般而言,源時鐘的頻率穩(wěn)定度 ±ε并不是很大,└Mmin」與 └Mmax」相差很小 ,選取 1字節(jié)的 P值不僅可以滿足式 (9)的要求,而且可以使 f0和 fS的比值更大,這將明顯降低由量化誤差引起的抖動.

由于以太網(wǎng)中 IPG的出現(xiàn)不是固定的,是隨不同大小以太幀出現(xiàn)頻次的變化而變化的,因此,源時鐘N分頻后的時間間隔必須大于 2倍的最長以太幀持續(xù)時間,才能保證接收端不會發(fā)生接收緩沖下溢現(xiàn)象.而如果在源時鐘N分頻后的時間間隔內(nèi)有多個以太幀,則可忽略中間的 IPG,只利用剩余時戳產(chǎn)生后的第一個 IPG就可以至少傳輸一個源時鐘剩余時戳.以全雙工 100BASE-T為例,包括前導(dǎo)碼的最小以太幀長 72字節(jié),最長1 526字節(jié).這樣,N可取512.

由于接收端接收到的同步剩余時戳編碼流只是源時鐘相對于公共時鐘的瞬時相位的近似值,因此,在接收端恢復(fù)出的源時鐘中通常會出現(xiàn)抖動.

當 Mn的小數(shù)部分為 0,即 R=Mn-└Mn」=0或Qn=Mn時,則每次采樣不會有相位變化,可準確恢復(fù)源時鐘.但是,當 R≠0時,則每次時戳采樣的取整運算存在余數(shù),會發(fā)生相位變化,經(jīng)過若干個時戳采樣周期后,相位的累積將達到或超過一個 f0周期的單位間隔 (unit interval,U I),而一旦超過,累積相位就會減去一個 f0周期的單位間隔,而這時正是時戳采樣Qn=Mn+1時期.因此,累積相位誤差的最大值是一個 f0周期的單位間隔 (U Ip-p).

對于某種特定頻率的同步業(yè)務(wù)時鐘 fS和由最大 IPG間隔確定的 N,以太網(wǎng)發(fā)送時鐘 fT的分頻數(shù)x決定了 f0,從而又確定了Mn及其余數(shù) R.

文獻[8]認為,與累積相位誤差的幅度值相比,低頻抖動的頻率更值得關(guān)注.分頻數(shù) x對低頻抖動的頻率影響很大,Mn的余數(shù) R的取值范圍為(0.41,0.44),可使鎖相倍頻濾波后的抖動均方值達到最佳.

對于一個頻率穩(wěn)定度為 ±ε的,固定比特率業(yè)務(wù)的源時鐘頻率 fS,假設(shè)Mn的標稱值為Mnorm,即

以全雙工 100BASE-T以太網(wǎng)傳輸 E1時鐘信號為例 ,設(shè) fT=25.000 Mbit/s,fS,norm=2.048 Mbit/s,N=512,按照式 (11)尋找最佳分頻數(shù) x,使0.41≤Rnorm≤0.44.經(jīng)計算機編程尋找到的最佳分頻數(shù) x為 9.考慮到 E1時鐘信號頻率的容限范圍,本研究在2.047 8～2.048 2 Mbit/s范圍內(nèi)每隔100 Hz作一次 x的搜索,可得 x取值為 1,3,4,9.下面通過對相位抖動頻率和抖動幅度的仿真試驗對 x的取值作進一步的分析.

2.3 剩余時戳的相位抖動仿真結(jié)果與性能分析

在 ITU-T I.363.1中規(guī)定,1≤f0/fS＜2.實際上,在基于 IPG的剩余時戳同步算法中,由于有足夠多的字節(jié)空間可以攜帶剩余時戳的余數(shù)和商數(shù),因此,f0完全可以取到最大值,即 x=1.選取分頻數(shù) x的標準是,由其確定的余數(shù) R是否會產(chǎn)生很低頻率的相位抖動或很大的抖動幅度.因為較高頻率的相位抖動更容易被鎖相倍頻的低通濾波器濾除,而較低的頻率則不易被濾除.

利用Matlab軟件對上例中的 x從 1～12取值,計算在 E1標稱頻率下,相位抖動的階數(shù)和各階抖動的幅度.仿真結(jié)果表明,只要 E1的時鐘頻率偏離其標稱頻率,原來的零余數(shù)就不再為 0了,并且出現(xiàn)了相位的低頻抖動成分.可見,單純由源時鐘的標稱頻率求解最佳分頻數(shù)不符合實際情況,實際的源時鐘頻率可能在允許的頻率穩(wěn)定度范圍內(nèi)取任何值.因此,需將 E1時鐘頻率在 2.047 8～2.048 2 Mbit/s范圍內(nèi)每隔幾十 Hz作一次相位抖動成分分析,并按照0～3階抖動成分分別作圖比較.圖 3顯示了 x=1時相位抖動的分布情況.雖然抖動的頻率在整個分析的頻帶內(nèi)都有分布,但是,0階抖動的幅度比 x取其他值時都小,1階以上抖動幅度則更低.x=3,4,9時的 0階或 1階抖動的頻率集中在 0～800 Hz,幅度為 0.2～0.4 UIp-p.而在其他分頻數(shù)情況下,低頻抖動幅度均大于 0.2 UIp-p,有些甚至達到 0.8 UIp-p左右.

圖 3 相位抖動分布(x=1)Fig.3 Phase jitter d istr ibution when x=1

因此,基于 IPG的 SRTS算法的最佳參數(shù)選擇需在源時鐘頻率容限范圍內(nèi)仔細搜索,而不只是針對源時鐘的標稱頻率.如果有多個網(wǎng)絡(luò)時鐘分頻數(shù)能使余數(shù)落在 0.41～0.44范圍內(nèi),即使它們的相位抖動性能很接近,還是要作進一步的相互比較,選出最佳值.

圖 4顯示了 E1時鐘頻率為 2.047 932 5 MHz,網(wǎng)絡(luò)時鐘分頻數(shù) x=1時,0,1和 2階相位抖動的仿真波形.這些抖動波形是由于剩余時戳算法對余數(shù)取整所引起的.當網(wǎng)絡(luò)時鐘為 25 MHz時,f0=25 MHz,N=512,Mn的近似值是 6 250.206 000 4,取整后的 Mn為 6 250,余數(shù) R=0.206 000 4≈975/4 733.根據(jù)文獻[9],將其展開成連分數(shù)形式,即

圖 4 抖動波形(x=1)Fig.4 Jitter wave for x=1

由圖 4(a)可見,0階抖動由 4個 Mn=6 250和1個Mn=6 251的相位波形 (R0=1/5)構(gòu)成的三角形組成.0階抖動的周期為 5個 N/fS≈1.25 ms,頻率約為 800 Hz,0階抖動的最大幅度約為 0.065 UIp-p(一個 U Ip-p為 f0的周期,即 40 ns).因此,基于IPG的剩余時戳算法的 E1恢復(fù)時鐘的理論,同步精度為2.6 ns.由圖 4(b)可見,1階抖動由 6個 0階抖動波形(R0=1/5)和1個R′0=1/4的相位波形構(gòu)成的三角形組成.1階抖動的周期約為 33個 N/fS≈8.25 ms,頻率約為 120 Hz,最大幅度約為0.015 U Ip-p.由圖 4(c)可見,2階抖動由 6個 1階抖動波形(R0=7/34)和1個R′1=6/29的相位波形構(gòu)成的三角形組成.2階抖動的周期約為 230個 N/fS≈57.50 ms,頻率約為 17 Hz,最大幅度約為 0.002 UIp-p.

實際上,抖動仿真中還存在 3階以上的相位抖動,但由于其頻率和幅度比前 3階更低,對恢復(fù)的固定比特率業(yè)務(wù)時鐘精度產(chǎn)生的影響可以忽略不計,而前 2階相位抖動是恢復(fù)時鐘精度的主要決定因素.

3 源同步時鐘傳輸?shù)默F(xiàn)場可編程門陣列電路設(shè)計和實驗結(jié)果

按照第 2節(jié)敘述的 IPG數(shù)據(jù)傳輸原理,可在全雙工以太網(wǎng)的MAC層和 PHY層之間插入一個中間處理模塊來實現(xiàn) IPG源時鐘的傳輸,而原來全雙工以太網(wǎng)的 PHY層和MAC層的接口芯片可不作任何修改.在圖 5所示的 IPG源時鐘傳輸實驗方案中,KS8995是一塊集成了 5個百兆以太網(wǎng)口的網(wǎng)絡(luò)交換芯片,其作用是實現(xiàn) PHY層和MAC層的連接及MAC交換功能.由于 KS8995能提供M II接口上的信號,因此,由現(xiàn)場可編程門陣列 (field p rogrammable gate array,FPGA)構(gòu)成的中間處理模塊能利用這些接口信號完成MAC層與 PHY層的連接.

按照以上設(shè)計思路,本研究開發(fā)了一套硬件實驗電路板,并對 A ltera公司的 EP1C3T144C8 FPGA芯片進行了 IPG數(shù)據(jù)發(fā)送和接收電路的編程.實驗測試分 3個步驟:①利用電子設(shè)計自動化(electronic design automation,EDA)工具 ModelSim模擬仿真;②使用 FPGA開發(fā)軟件固有的信號跟蹤器 SignalTap對 FPGA的數(shù)據(jù)處理情況進行跟蹤;③使用示波器進行實際測量.

3.1 發(fā)送端設(shè)計

發(fā)送端實體主要包括網(wǎng)絡(luò)交換芯片 KS8995和FPGA.KS8995為M II接口信號的提取提供了接口,FPGA負責(zé)產(chǎn)生業(yè)務(wù)時鐘的同步時戳并實現(xiàn)在 IPG時間段的數(shù)據(jù)插入功能.

圖 5 IPG源時鐘傳輸實驗方案Fig.5 IPG based source clock transm ission exper imental schem e

發(fā)送端的 FPGA內(nèi)部邏輯結(jié)構(gòu)如圖 6所示.MAC層數(shù)據(jù)從M II接口輸出后,FPGA對其進行緩沖,以保證有時間判斷鏈路上的 IPG是否到來.業(yè)務(wù)時鐘通過分頻后的觸發(fā)信號來決定是將下行數(shù)據(jù)直通 PHY層還是使用同步時戳數(shù)據(jù)替換 IPG中的空閑字段,其中同步時戳是由本地 25 MHz發(fā)送時鐘計數(shù)得到的.為了獲得穩(wěn)定的計數(shù)值,本地振蕩器應(yīng)具有足夠好的頻率穩(wěn)定性和抖動容限,才能使由本地振蕩器獲得的發(fā)送時鐘具有較好的品質(zhì).

圖 6 發(fā)送端 FPGA功能框圖Fig.6 Function block of transm itter in FPGA

3.2 接收端設(shè)計

接收端實體同樣由網(wǎng)絡(luò)交換芯片 KS8995和FPGA構(gòu)成.KS8995的功能與發(fā)送端芯片完全相同,但FPGA的功能與發(fā)送端不同,其目的是還原業(yè)務(wù)時鐘.

接收端的 FPGA內(nèi)部邏輯結(jié)構(gòu)如圖 7所示.來自 PHY層的數(shù)據(jù)在傳給MAC層的同時,提取插入的同步信息數(shù)據(jù),然后將低頻時鐘恢復(fù),再通過數(shù)字鎖相環(huán)構(gòu)成的倍頻單元恢復(fù)業(yè)務(wù)時鐘.

3.3 實驗結(jié)果

圖 7 接收端 FPGA功能框圖Fig.7 Function block of receiver in FPGA

利用 Altera公司的 FPGA設(shè)計軟件 Quartus自帶的SignalTap工具,抓取實際FPGA里恢復(fù)的同步信息 (見圖 8).圖中第 2排即為業(yè)務(wù)時鐘同步信息數(shù)據(jù),顯示為十六進制 55 aa 18 6a 00 aa,共 6字節(jié),其中前兩字節(jié) 55 aa代表用于識別的包頭,中間的 18 6a為同步用的時戳信息,00為空余字節(jié),aa供CRC8校驗使用 (測試時未加入).發(fā)送端的業(yè)務(wù)時鐘 fS采用 2.048MHz的頻率,則 512分頻后為 4 kHz的頻率;然后用發(fā)送端的時鐘 fT=25MHz對 4 kHz進行計數(shù),則在一個周期內(nèi)的典型脈沖數(shù)為 0x186a.

圖 8 接收端 SignalTap顯示結(jié)果Fig.8 Exper im ental result by SignalTap on the receiver

圖 9 源時鐘與恢復(fù)時鐘對比Fig.9 Compar ison between source clock and recovered clock

圖9顯示了源時鐘與恢復(fù)時鐘的實測對比.測試結(jié)果表明,當源時鐘平均抖動為 500 ps時,恢復(fù)時鐘能控制在 5 ns以下,與理論仿真結(jié)果一致.

4 結(jié) 束 語

本研究提出的基于全雙工以太網(wǎng) IPG的源同步時鐘傳輸方法,充分利用了全雙工以太網(wǎng)中的 IPG和接收時鐘同步于發(fā)送時鐘 PHY層的特點,結(jié)合SRTS算法不會引入截斷誤差和累積誤差的優(yōu)勢,將源時鐘在接收端完整恢復(fù).本研究所提出的同步方案是一種不受以太分組流量影響的新的帶外同步時鐘傳輸方法.

[1] IEEE Standards Association. IEEE standard for information technology-specific requirements—part 3:carrier sense multiple access with collision detection(CSMA/CD) access method and physical layer specifications[S].New York:IEEE,2005.

[2] 曹俊,陳健,宋英雄.利用快速以太網(wǎng)中 IPG進行數(shù)據(jù)傳輸?shù)膶崿F(xiàn)[J].上海大學(xué)學(xué)報:自然科學(xué)版,2005,11(3):221-225.

[3] AWEYA J,OUELLETTE M,MONTUNO D Y,et al.Circuit emulation services over Ethernet—part 1:clock synchronization using timestamps[J]. International Journal of Network Management,2004,14(1):29-44.

[4] GARDNER F M.Phase lock techniques[M].3rd ed.New York:John Wiley&Sons Inc,2005:139-150.

[5] LAU R C,FLEISCHER P E.Synchronous techniques for timing recovery in BISDN [J]. IEEE Transaction on Communications,1995,43:1810-1818.

[6] International Telecommunications Union. ITU-T Recommendation I.363.1,B-ISDN ATM adaptation layer(AAL)specification[S].Geneva:ITU,1992.

[7] COCKBURN B F,FRIESEN T,TSE D W K.Simplified jitter analysis and performance enhancing extensions for the SRTS mode of ATM AAL-1[C]∥Proceedings of IEEE Pacific Rim Conference on Communication,Computer and Signal Processing.1997:61-65.

[8] WALKER J,CANTONI A.Determining parameters to minimize jitter generation in the SRTSmethod[J].IEEE Transactionson Communications,1998,46(1):82-90.

[9] MURAKAM I K.Waveform analysisof jitter in SRTSusing continued fraction[J].IEEETransationson Communications,1998,46(6):819-825.

Source Synchron ized Clock Transm ission Based on Inter-Packet Gap of Full-Duplex Ethernet

CHEN Jian, ZHANGJun-jie, SONG Ying-xiong
(Key Laboratory of Specialty Fiber Optics and Optical Access Network,ShanghaiUniversity,Shanghai200072,China)

A source synchronized clock transmissionmethod isproposed based on inter-packet gap(IPG)of Ethernet running in a full-duplex mode.A synchronous residual time stamp(SRTS)is adopted as the clock transmission algorithm.The characteristic of the new method is immune to fluctuation for in-band Ethernet traffic.Parametersof the SRTSalgorithm used in Ethernet IPG and the output jitterwaveform of recovered clock are determined by using continued fraction.Simulation results and field programmable gate array(FPGA)implementation are given to demonstrate high quality of the recovered clock.

inter-packet gap (IPG); synchronous residual time stamp (SRTS); source clock synchronization

TN 919.3

A

1007-2861(2011)01-0044-07

10.3969/j.issn.1007-2861.2011.01.007

2010-04-06

上海市重點學(xué)科建設(shè)資助項目 (S30108);上海市重點實驗室資助項目(08DZ223100);上海市科委基金資助項目 (08706201000)

陳 健 (1965～),男,副研究員,博士,研究方向為數(shù)字通信及接入網(wǎng).E-mail:chenjian@shu.edu.cn

(編輯:趙 宇 )

以太網(wǎng)的設(shè)計初衷是互聯(lián)本地計算機,并不是用作一個傳輸語音和視頻服務(wù)的實時傳輸網(wǎng)絡(luò).在以分組交換為原理的以太網(wǎng)中涉及恒定比特率業(yè)務(wù)的傳輸,在與電路交換設(shè)備協(xié)同工作等的情況下,時鐘及其同步是必須要考慮的因素.除了電信運營商有分組傳輸中時鐘同步的需求外,在基于以太網(wǎng)的測試系統(tǒng)、實時工業(yè)控制系統(tǒng)和住宅以太網(wǎng)中,對端到端的時鐘抖動和漂移也有嚴格的要求.

目前,建立在物理層 (PHY層)和介質(zhì)訪問控制子層協(xié)議 (media access control,MAC)層之間的精密同步時鐘協(xié)議 IEEE 1588與建立在應(yīng)用層的同步協(xié)議 (如簡單網(wǎng)絡(luò)時間協(xié)議 (simple network timep rotocol,SNTP)和網(wǎng)絡(luò)時間協(xié)議 (network time protocol,NTP))相比,在定時精度上有了很大的提高.已發(fā)布的 ITU-T G.8261/Y.1361建議規(guī)定了通過分組交換網(wǎng)的定時分配特征,確定了同步以太網(wǎng)基于 PHY層硬件的時鐘恢復(fù)機制.但是為了支持同步以太功能,網(wǎng)絡(luò)中的所有交換機和路由器必須全部更新,這是其部署時面臨的最大問題.