三相電壓調(diào)整模塊中“EΠ”形耦合電感的建模與設計

楊玉崗 李洪珠 馮本成

（遼寧工程技術大學電氣與控制工程學院 葫蘆島 125105）

1 引言

隨著新一代微處理器的發(fā)展，要求為微處理器提供電能的電壓調(diào)整模塊（VRM）具有更大的電流（超過100A）、更低的電壓（小于1.2V）、更高的效率、更大的負載階躍以及小于100mV的輸出電壓容差[1-2]。為實現(xiàn)這一目標，當前大多數(shù)VRM采用多相交錯并聯(lián)技術，把VRM傳遞的功率平均分布在各相上，并可以減小輸入電容和輸出電容的電流紋波，然而，在電感值和開關頻率給定的情況下，多相交錯并聯(lián)VRM中流過電感器和開關器件的紋波電流與單相VRM相同[3]。雖然通過減小電感值可以提高VRM的暫態(tài)響應速度，但是增加了輸出紋波電流，降低了VRM的效率[4]。為了解決這一問題，人們在采用交錯并聯(lián)技術的同時，研究了集成磁技術，即將VRM中的各相分立電感集成為反向耦合電感[3-12]，多相交錯并聯(lián)VRM采用這種反相耦合的電感，可以在保持穩(wěn)態(tài)電流紋波不增加的情況下提高暫態(tài)響應速度，或者在保持暫態(tài)響應速度不降低的情況下減小穩(wěn)態(tài)電流紋波[3]，從而提高效率，與此同時可以減少電感器和輸出電容器的總體積。為此，文獻[3-12]給出了多種磁集成耦合電感結(jié)構，但文獻[3,5-11]的結(jié)構只能用于兩相耦合，不能用于更多相的耦合，文獻[4,12]的結(jié)構雖然可以用于多于兩相的耦合，但繞組路徑較長，應用于低壓大電流VRM時電阻損耗較大。

為了克服現(xiàn)有耦合電感器結(jié)構的這些不足，本文在文獻[8]的基礎上，提出了一種耦合結(jié)構比較簡單且繞組路徑長度較小的三相平面磁集成耦合電感結(jié)構，本文稱其為“EΠ”形鐵心結(jié)構，這是因為它包括兩片鐵心，其中一片鐵心的形狀像“E”，另一片鐵心的形狀像“Π”。通過分析耦合電感的磁通分布，建立了磁路模型及包括氣隙邊緣磁阻和繞組外面空氣磁阻的改進磁路模型，采用空間切割的方法得出空氣磁阻的計算公式，從而得出自感、漏感和互感的計算公式，給出耦合電感器的設計方法，通過三維電磁場有限元仿真和實驗驗證了所提“EΠ”形耦合電感結(jié)構的有效性及其磁路模型和設計方法的正確性。

2 三相EΠ形耦合電感器的結(jié)構

三相交錯并聯(lián)電感耦合VRM的拓撲結(jié)構如圖1所示。圖中，v1、v2、v3分別為加在三相電感繞組上的電壓，i1、i2、i3分別為流過三相電感繞組的電流，Vin和Vo分別為VRM的輸入和輸出電壓。由于是反向耦合，所以M＜0。

圖1 三相交錯并聯(lián)磁耦合VRM的拓撲結(jié)構Fig.1.Topology of 3-phase interleaving VRM with coupled inductors

假設三相耦合電感是對稱的，則其電壓方程為

式中，L1、L2、L3為三相耦合電感器的自感，L1=L2=L3=L，Mij（i=1,2,3;j=1,2,3;i≠j）為各相繞組之間的互感，M12=M21，M13=M31，M23=M32。設耦合系數(shù)為k，則k=Mij/L，由于是反相耦合，所以-0.5≤k≤0。

圖1中三相耦合電感的電路模型如圖2所示[13]。圖中Trj（j=1,2,3）為各相繞組之間的全耦合變壓器模型，Lkj（j=1,2,3）為各相繞組的漏感，并有

圖2 三相耦合電感器的電路模型Fig.2 Circuit model of 3-phase coupled inductors

為了實現(xiàn)圖1中的耦合電感，本文提出如圖3所示的三相耦合電感器結(jié)構，它包括兩片鐵心，其中一片的形狀像“E”，另一片像“Π”，故稱為平面磁耦合“EΠ”形結(jié)構。圖中，“1”表示“E”形鐵心；“2”表示“Π”形鐵心；“3”表示“E”形鐵心的磁柱；“4”表示“Π”形鐵心的磁柱；“5”表示繞組?！癊”形鐵心的三個磁柱用于繞制三相耦合電感的繞組，“Π”形鐵心的兩個磁柱用于調(diào)節(jié)耦合系數(shù)k。

圖3 三相“EΠ”形耦合電感Fig.3.Proposed “EΠ” core structure of 3-phase coupled inductors

3 三相EΠ形耦合電感器的磁路模型

為了建立三相“EΠ”形耦合電感的磁路模型，需要先分析其磁通分布。在忽略了各相繞組產(chǎn)生的通過外部空氣的漏磁通和氣隙邊緣效應的情況下，得到“EΠ”形耦合電感的磁通分布如圖4a所示。圖中，φ1、φ2、φ3分別為通過各相繞組的主磁通，φC1、φC2、分別為通過“Π”形鐵心兩個磁柱氣隙的漏磁通，N為各相繞組匝數(shù)。磁通所經(jīng)過的各段路徑長度如圖4b所示，圖中，w為繞組寬度，其值等于“E”形鐵心的磁柱長度；g為“E”形鐵心磁柱的氣隙長度；gc為“Π”形鐵心磁柱的氣隙長度；a、c分別為鐵心各部分的長度；l11、l12、l21、l22、l3、lc1、lc2為各部分磁路長度；d為“E”形鐵心磁柱和“Π”形鐵心磁柱之間的距離。

圖4 磁通分布及各段磁路的長度Fig.4 Flux distribution and length of each magnetic circuit

根據(jù)磁路的歐姆定律可以得到三相“EΠ”形耦合電感的磁路模型如圖5a所示。圖中，F(xiàn)j=Nij（j=1,2,3）為各相繞組的磁勢；Rij（i,j=1,2）、R3、Rc1和Rc2分別為對應于圖4b中各段磁路lij（i,j=1,2）、l3、lc1和lc2的磁阻。由于最右側(cè)磁路的磁阻R31=R11，R32=R12，所以將R31用R11表示，R32用R12表示；Rg為氣隙g的磁阻；Rgc為氣隙gc的磁阻。將串聯(lián)的磁阻合并，得到簡化的磁路模型如圖5b所示。

圖5 三相“EΠ”型鐵心的磁路模型Fig.5 3-Phase“EΠ”core’s simple magnetic circuit model

根據(jù)磁阻定義可得到圖5a中各個鐵心磁阻為

式中b——鐵心長度；

μ0——空氣磁導率；

μr——鐵心材料的相對磁導率。

并有

圖5b中的磁阻RI、RII、RIII、Rc可以用圖5a中的磁阻表示

根據(jù)電感與磁阻的關系可得到圖3中三相“EΠ”形耦合電感器的自感L（ii=1,2,3）和漏感Lki（i=1,2,3）

4 三相EΠ形耦合電感器磁路模型的改進

為了提高上述磁路模型的精度，需要考慮所忽略的“Π”形鐵心氣隙gc的磁場邊緣效應和繞組外面空氣的漏磁場。于是根據(jù)圖5a得到三相“EΠ”形耦合電感的改進磁路模型如圖6所示。圖6與圖5的區(qū)別在于：①磁阻Rgc包括了氣隙gc的磁場邊緣效應；②在各相的磁勢源Ni1、Ni2和Ni3上分別并聯(lián)了空氣磁阻Rair1、Rair2和Rair3。下面分析這幾個磁阻。

圖6 三相“EΠ”形耦合電感器的改進磁路模型Fig.6.Improved magnetic circuit model of 3 phase “EΠ”core coupled inductors

4.1 “Π”形鐵心的磁柱氣隙磁阻Rgc

當考慮“Π”形鐵心磁柱氣隙gc的磁場邊緣效應時，可求得磁柱氣隙磁阻Rgc為[14]

4.2 繞組外面的空氣磁阻Rair

對耦合電感器中間相繞組產(chǎn)生的外面空氣磁場進行分析，可以得到其近似的磁力線分布如圖7所示。圖中的矩形底座表示纏繞著寬度為w的中間相繞組的“E”形鐵心磁軛、磁柱和“Π”形鐵心磁軛；對照圖4b可知，寬度為w的繞組上、下兩側(cè)的鐵心寬度均為a；帶箭頭的半圓弧線表示寬度為w的繞組產(chǎn)生的磁力線，半圓柱形表示磁力線通過的區(qū)域。

圖7 耦合電感器中間相繞組的外面空氣磁力線分布Fig.7 Flux distribution in the air out of coupled inductors’central winding

由圖7并根據(jù)文獻[15]的空間切割概念可得到耦合電感器各相繞組產(chǎn)生的磁力線區(qū)域如圖8a所示，由于左、右兩側(cè)的繞組對稱，所以只畫了其中的一側(cè)。圖中，中間相繞組產(chǎn)生的磁力線所通過的區(qū)域包括上、下兩部分，其磁力線所遇到的磁阻分別為Rt和Rb；中間相繞組的空氣磁阻Rair2由Rt和Rb并聯(lián)而成；兩側(cè)繞組產(chǎn)生的磁力線所通過的區(qū)域包括五部分，兩側(cè)繞組的空氣磁阻Rair1和Rair3都由這五個區(qū)域的磁阻并聯(lián)而成，其中上、下各有一部分與中間相繞組一樣，呈半圓柱形，其磁阻也是Rt和Rb；繞組側(cè)面還有一部分也呈半圓柱形，其磁阻為Rf；剩下的兩部分呈1/4球形，上、下對稱，其磁阻均為Rco。將圖8a中的空氣磁阻用集總參數(shù)模型表示，如圖8b所示。于是可得各相繞組的空氣磁阻Rair1、Rair2、Rair3

圖8 耦合電感器繞組外面的空氣磁阻Fig.8 Air reluctances out of coupled inductors’ windings

磁阻Rt和Rb的計算模型如圖9所示，并有

圖9 磁阻“Rt”和“Rb”的計算模型Fig.9 Calculating model of reluctances “Rt” and “Rb”

同理，磁阻“Rf”的計算公式為

磁阻“Rco”的計算公式為

4.3 電感計算

得到各個磁阻的計算公式后，圖6中改進磁路模型的繞組自感和漏感可按式（13）和式（14）計算

根據(jù)式（2）可求得互感

5 三相EΠ形耦合電感器的設計

在得到三相EΠ形耦合電感器的改進磁路模型后，可以對其進行設計，以下給出具體的設計方法。

5.1 設計規(guī)格

輸入電壓Vin；輸出電壓Vo；輸出電流Io；開關頻率fs；穩(wěn)態(tài)輸出紋波電流ΔIo，暫態(tài)電流響應速度Δi/ΔD。

5.2 自感和漏感計算

由于ΔIo和Δi/ΔD不一定能同時滿足，在設計VRM時，應優(yōu)先保證Δi/ΔD。為了滿足Δi/ΔD，可求得漏感Lk為[3]

為了滿足ΔIo，根據(jù)式（1）求得穩(wěn)態(tài)電流紋波為

式中，k為耦合系數(shù)，-0.5≤k≤0。

5.3 繞組尺寸計算

在給定繞組電流密度J和每匝繞組厚度d1時，得到每匝繞組寬度w為：w=Io/(3d1J)。

5.4 鐵心尺寸計算

“E”形鐵心磁柱和“Π”形鐵心磁柱的最大磁通密度分別為

式中A——“E”形鐵心的截面積；

Ac——“Π”形鐵心的截面積；Bsat——鐵心材料的飽和磁通密度。

由式（19）和（20）可得到A和Ac的值，進而根據(jù)AA==aa×bb和Ac==cc×bb得到a,b和c的值，如圖4b所示。圖中，“E”形和“Π”形鐵心磁柱之間的距離d=N1d1+2δ，N1為繞組層數(shù)，d1為繞組厚度，δ表示在繞組與其窗口兩側(cè)之間所留的裕量。將式（16）和式（18）求得的漏感和自感代入式（13）和式（14），可以得到氣隙長度g和gc，并有l(wèi)c1=w+g-gc。

6 仿真與實驗

6.1 樣機設計與研制

本文設計了一個三相“EΠ”形鐵心的磁集成耦合電感，設計規(guī)格為：輸入電壓Vin=12V，輸出電壓Vo=1.2V，輸出電流Io=75A，開關頻率fs=600kHz，穩(wěn)態(tài)電流紋波ΔIo=0.4Io。根據(jù)上述設計步驟設計的磁心尺寸如表1所示，單位是mm，磁心材料采用Feroxcube公司的3F4型高頻鐵氧體。耦合電感的繞組匝數(shù)N=1匝，采用銅箔繞組，繞組寬度w=2.5mm，繞組厚度d1=0.4mm。實驗樣機如圖10所示。

表1 三相“EΠ”形耦合電感的設計結(jié)果Tab.1 Design results of 3-phase “EΠ” core coupled inductors

圖10 三相“EΠ”形耦合電感的樣機Fig.10 Prototype of 3-phase “EΠ” core coupled inductors

6.2 仿真與實驗

為了驗證三相“EΠ”形耦合電感器結(jié)構的正確性及其磁路模型和設計方法的有效性，首先用磁路模型和改進的磁路模型分別計算了三相“EΠ”形耦合電感器的自感和漏感，然后用Ansoft公司的三維電磁場有限元分析軟件（MAXWELL 3D FEA）進行了仿真，并采用Chenhua公司的3255型自動電子零件分析儀對實驗樣機進行了測試，該儀器的電感測試范圍是0.1nH～9 999.9H，測試頻率為1kHz，測試電壓為1.2V。計算結(jié)果和測試結(jié)果如表2所示，由表2可見，改進磁路模型的精度較高，從而驗證了該模型的有效性。在實際設計時，可以先用改進的磁路模型進行設計，如果有必要，再用3D FEA電磁場有限元分析軟件進行仿真驗證和優(yōu)化設計。

表2 電感的磁路模型計算值和有限元仿真值與實驗值比較Tab.2 The inductances of calculation and 3D FEA simulation compared with experimental results

7 結(jié)論

（1）本文提出的三相“EΠ”形耦合電感器僅有兩片磁心，其中一片呈傳統(tǒng)的“E”形，另一片呈簡單的“Π”形，具有磁心結(jié)構簡單的優(yōu)點；電感器的繞組長度只是包圍“E”形鐵心磁柱的長度，具有繞組長度小的優(yōu)點；漏感的大小可通過改變“Π”形鐵心磁柱長度進行調(diào)節(jié)從而調(diào)整VRM的暫態(tài)響應速度。

（2）本文建立的三相“EΠ”形耦合電感器的改進的磁路模型具有較高的精度，基于改進的磁路模型給出的設計方法具有充分的理論依據(jù)，可以用于三相“EΠ”形耦合電感器的設計。

（3）本文采用的電磁場有限元仿真軟件可用于檢驗基于改進磁路模型所設計的三相“EΠ”形耦合電感器或進行優(yōu)化設計。

[1] Intel Company.VRD11 DC-DC converter design guidelines[R].Http://www.intel.com,2006.

[2] Intel Corporation.Platform 2015: Intel Processor and platform evolution for the next decade[R].Intel White Paper,March 2005.

[3] Wong P,Xu P,Yang B,et al.Performance improvements of interleaving VRMs with coupling inductors[J].IEEE Transactions on Power Electronics,2006,16(4): 499-507.

[4] Li Jieli,Stratakos Anthony,Schultz Aaron,et al.Using coupled inductors to enhance transient performance of multi-phase buck converters[C].Proceedings of the IEEE Applied Power Electronics Conference,Anaheim,CA,2004: 1289-1293.

[5] Wu W,Lee N,George Schuellein.Multi-phase converter design with two-phase coupled inductors[C].Proceedings of the IEEE Applied Power Electronics Conference,Dallas,US,2006: 487-492.

[6] Xu Ming,Yan Dong,Lee Fred C.Multiphase voltage regulator having coupled inductors with reduced winding resistance: US,11/343,204[P].2006.

[7] 楊玉崗，李洪珠，王建林，等?？上鳒p直流偏磁集成磁件在DC/DC變換器中的應用[J]。中國電機工程學報，2005,25(11): 50-54.Yang Yugang,Li Hongzhu,Wang Jianlin,et al.Research on the application of an integrated magnetics whose dc-bias can be reduced in DC/DC converter[J].Proceedings of the CSEE,2005,25(11): 50-54.

[8] Yang Yugang,Yan Dong,Lee C Fred.A new coupled inductors design in 2-phase interleaving VRM[C].Proceedings of the IEEE International Power Electronics and Motion Control Conference,Wuhan,China,2009: 344-350.

[9] 陳為，盧增藝，王凱.電壓調(diào)節(jié)模塊耦合電感性能分析與設計[J].電工技術學報,2009,24(1): 127-132.Chen Wei,Lu Zengyi,Wang Kai.Performance analysis and design of voltage regulator module with coupled inductors[J].Transactions of China Electrotechnical Society.2009,24(1): 127-132.

[10] 余建生，張波，劉學超.集成耦合磁路的新型電壓調(diào)整模塊[J].電工技術學報，2006,21(10): 94-100.Yu Jiansheng,Zhang Bo,Liu Xuechao.A novel voltage regulator module with integrated coupled magnetic path[J].Transactions of China Electrotechnical Society.2006,21(10): 94-100.

[11] 李洪珠，郝文慧，楊玉崗.無氣隙可改變耦合度陣列式集成磁件在交錯并聯(lián)變換器中的應用[J].電工技術學報，2007，22(7)：98-102。Li Hongzhu,Hao Wenhui,Yang Yugang.Application of changeable coupling degree array integrated magnetics with no air gap to staggered-shunt converter[J].Transactions of China Electrotechnical Society.2007,22(7): 98-102.

[12] 李洪珠，楊玉崗，榮德生，等.應用于四相電壓調(diào)整模塊的陣列式集成磁件[J].電工技術學報，2009,24(8): 77-83。Li Hongzhu,Yang Yugang,Rong Desheng,et al.Array integrated magnetics applied to 4-phase voltage regulator module[J].Transactions of China Electrotechnical Society.2009,24(8): 77-83.

[13] Roters H C.Electromagnetic Devices[M].John Wiley& Sons Inc,1943.

[14] Balakrishnan A,Joines W,Wilson T.Air-gap reluctance and inductance calculations for magnetic circuits using a schwarz-christoffel transformation[J].IEEE Transactions on Power Electronics,1997,12(4):654-663.

[15] Hoke A,Sullivan C R.An improved two-dimensional numerical modeling method for E-core transformers[C].Proceedings of the IEEE Applied Power Electronics Conference,Dallas,US,2002,1: 151-157.