劉 佳,孫 立
(南京航空航天大學(xué)理學(xué)院,江蘇南京211100)
隨著光纖技術(shù)的不斷發(fā)展,光纖的應(yīng)用越來越廣泛.光纖以其頻帶寬、容量大、衰減小等優(yōu)點(diǎn)為通信領(lǐng)域帶來了改革和創(chuàng)新,形成了一個(gè)新興產(chǎn)業(yè).數(shù)字通信對(duì)比傳統(tǒng)的模擬通信有抗干擾能力強(qiáng)、適用范圍廣、保密性能強(qiáng)、易于集成、功能穩(wěn)定等優(yōu)點(diǎn)[1].數(shù)字光纖通信兼有兩者的優(yōu)點(diǎn),必將成為通信領(lǐng)域的發(fā)展方向.
視頻信號(hào)的光纖傳輸有實(shí)時(shí)、準(zhǔn)確、清晰的優(yōu)點(diǎn).在實(shí)驗(yàn)領(lǐng)域,可以快速準(zhǔn)確地傳遞實(shí)驗(yàn)圖像,為實(shí)驗(yàn)者提供更可靠的信息.在監(jiān)控方面,可以實(shí)時(shí)傳遞監(jiān)控圖像,既節(jié)約成本,又有高的傳輸質(zhì)量.因此,視頻信號(hào)的光纖傳輸?shù)难芯颗c實(shí)現(xiàn),將方便人們的學(xué)習(xí)、工作和生活[2].
本文針對(duì)普通高等工科類學(xué)校中,非通信與信息等專業(yè)學(xué)科的普及性實(shí)驗(yàn)教學(xué)科目研制的“視頻信號(hào)的數(shù)字光纖通信實(shí)驗(yàn)儀”創(chuàng)新實(shí)踐項(xiàng)目.實(shí)驗(yàn)儀器的使用,有利于幫助高等學(xué)校基礎(chǔ)性學(xué)科實(shí)驗(yàn)課程的提升,豐富與完善實(shí)驗(yàn)課內(nèi)容,使學(xué)生了解現(xiàn)代技術(shù)的發(fā)展,掌握相關(guān)知識(shí).
整套裝置由兩大部分組成:光接收器和光發(fā)射器.兩者之間以光纖連接.光發(fā)射和光接收器的工作原理相互關(guān)聯(lián),一個(gè)是另一個(gè)的逆過程;光發(fā)射器是將視頻的電信號(hào)轉(zhuǎn)變成光信號(hào),光接收器是將光信號(hào)轉(zhuǎn)變成視頻的電信號(hào).
光接收器由光/電轉(zhuǎn)換部分、串并轉(zhuǎn)換部分、控制部分、D/A轉(zhuǎn)換部分、模擬信號(hào)放大部分組成.圖1是光接收器的電原理圖.
圖1 光接收器原理框圖
整套裝置僅以7.5V直流電源供電,內(nèi)部集成電路需用到5V,1.5V,3.3V的電源.5V電源由L7805三端穩(wěn)壓電源提供,3.3V和1.5V分別由ASM117-3.3和ASM117-1.5提供.
3.2.1 光/電轉(zhuǎn)換模塊
裝置以單纖進(jìn)行信號(hào)傳輸,光信號(hào)傳輸?shù)浇邮昭b置后,需要還原為電信號(hào),即差分電壓數(shù)據(jù)流.采用型號(hào)為HNMS-XEMC41XSC20,工作波長(zhǎng)在T1 310nm/R1 550nm的單纖雙向一體化收發(fā)模塊,將光信號(hào)轉(zhuǎn)換為電信號(hào)[3-4].轉(zhuǎn)換后的差分信號(hào)由RD+和RD-輸出.電路如圖2所示.
圖2 光電轉(zhuǎn)換電路
3.2.2 串并轉(zhuǎn)換
裝置采用與發(fā)送器中的串化器DS92LV1023相匹配的解串器DS92LV1224.發(fā)送器中的串化器將10位的并行數(shù)據(jù)轉(zhuǎn)換為串行的差分?jǐn)?shù)據(jù)流,因此在接收器中需用相應(yīng)的解串器將串行差分?jǐn)?shù)據(jù)流還原為并行數(shù)據(jù).
DS92LV1224內(nèi)部有鎖相環(huán),在接收數(shù)據(jù)流時(shí)可根據(jù)數(shù)據(jù)的頻率自行匹配接收時(shí)鐘,外界只需為其提供參考時(shí)鐘.此處參考時(shí)鐘為16MHz,由FPGA控制部分提供.芯片還匹配了與解串后的數(shù)據(jù)同步的時(shí)鐘,以助于轉(zhuǎn)換后的并行數(shù)據(jù)輸出.參考時(shí)鐘和數(shù)據(jù)輸出時(shí)鐘分別為REFCLK和RCLK引腳.為了保證視頻信號(hào)的連續(xù)性和實(shí)時(shí)性,需避免芯片處于省電模式或高阻模式.因此PWRDN和REN需接高電平,RCLK-R/F接高電平,即選擇時(shí)鐘上升沿輸出數(shù)據(jù).
該組芯片有2種同步方式:快速同步和隨機(jī)同步.快速同步是由串化器發(fā)送一組由連續(xù)的6個(gè)“1”和“0”組成的同步信號(hào),解串器收到信號(hào)后鎖定數(shù)據(jù)時(shí)鐘,鎖定完成之前LOCK保持高電平,同步完成后跳變?yōu)榈碗娖?同步信號(hào)的發(fā)送是由串化器的SYNC1和SYNC2控制的,只要兩者之一置高電平持續(xù)時(shí)間超過6個(gè)時(shí)鐘周期,串化器就開始連續(xù)發(fā)送同步信號(hào).快速同步具有快速準(zhǔn)確的優(yōu)點(diǎn),但在長(zhǎng)距離的信號(hào)傳輸中,光纖只傳遞數(shù)據(jù),無法很好地傳遞串化器和解串器的SYNC和LOCK信號(hào).因此采用隨機(jī)同步方式.隨機(jī)同步方式串化器不需發(fā)送同步信號(hào),解串器直接對(duì)數(shù)據(jù)流進(jìn)行鎖定,實(shí)現(xiàn)同步,鎖定丟失后,解串器會(huì)重新鎖定時(shí)鐘[5-6].將LOCK接到FPGA以進(jìn)行實(shí)時(shí)控制.芯片電路如圖3所示.
圖3 串并轉(zhuǎn)換電路
電路采用型號(hào)為EPIC3144C8的FPGA為主控芯片,由32MHz的晶振提供工作時(shí)鐘.芯片共有4個(gè)時(shí)鐘輸入端,選其一輸入晶振時(shí)鐘.由于FPGA各個(gè)模塊都用到,所以各個(gè)模塊都需要供電和接地.
FPGA內(nèi)部有2個(gè)鎖相環(huán),可以進(jìn)行分頻和倍頻,以得到不同的頻率.D/A轉(zhuǎn)換芯片和串并轉(zhuǎn)換芯片的時(shí)鐘由FPGA提供.由解串器傳輸過來的10位數(shù)據(jù)是在發(fā)送端由8位數(shù)據(jù)編碼得到的,因此在數(shù)模轉(zhuǎn)換之前需對(duì)數(shù)據(jù)進(jìn)行解碼.解碼是在FPGA中由程序控制完成的.程序采用AS(主動(dòng))配置方式下載到FPGA.
3.4.1 D/A轉(zhuǎn)換部分
采用美國(guó)模擬器件公司出品的AD9708,它屬于高性能、低功耗CMOS數(shù)模轉(zhuǎn)換器,能提供出色的交流和直流性能,支持最高1.25×108s-1的更新速率.工作時(shí)鐘設(shè)為16MHz,由FPGA提供.
AD9708的外圍電路如圖4所示.其中REFLO是轉(zhuǎn)換基準(zhǔn)的參考地,此腳接地禁用內(nèi)部參考電壓.COMP1是噪聲衰減模式設(shè)置端,此處串接0.1μF的電容能達(dá)到較好的轉(zhuǎn)換效果.R9是終端匹配電阻以消除高頻振蕩.C9和C10用以濾除數(shù)字電源紋波,C6和C7用以濾除模擬電源紋波.并行數(shù)據(jù)由DB0~DB7輸入,轉(zhuǎn)換后的數(shù)據(jù)由IOUTA輸出.此處輸出的信號(hào)須經(jīng)運(yùn)放放大后,才能滿足通用性視頻顯示器的技術(shù)要求[7].
圖4 D/A轉(zhuǎn)換電路
3.4.2 模擬放大及視頻信號(hào)輸出
采用AD8042實(shí)現(xiàn)信號(hào)的放大,如圖5所示.U1A將AD9708輸出的電流信號(hào)轉(zhuǎn)換為電壓信號(hào),其中C1主要作用是去除高頻干擾.U1B作為電壓跟隨器,用于阻抗匹配.要求的輸出阻抗是75Ω,電壓跟隨器使輸出阻抗為0,再串聯(lián)1個(gè)75Ω電阻(在U1B的7腳之后,圖中未標(biāo)出),來滿足匹配要求.
圖5 模擬信號(hào)放大電路
系統(tǒng)采用VerilogHDL語言進(jìn)行程序編寫,在QuartusⅡ環(huán)境編輯仿真[8-9].FPGA的工作:
1)提供D/A轉(zhuǎn)換芯片AD9708的工作時(shí)鐘和串并轉(zhuǎn)換芯片LV1224的參考時(shí)鐘,AD9708工作時(shí)鐘和LV1224的參考時(shí)鐘均為16MHz,是系統(tǒng)晶振時(shí)鐘的二分頻.
2)獲取串并轉(zhuǎn)換后的10位數(shù)據(jù),進(jìn)行解碼,還原為編碼前的8位數(shù)據(jù),并將解碼后的數(shù)據(jù)傳送給數(shù)模轉(zhuǎn)換芯片.
裝置采用的8B10B編碼方式,分為3B4B和5B6B進(jìn)行編碼.解碼部分依照編碼時(shí)相同的分發(fā)將10位數(shù)據(jù)分為4B和6B分別解碼[10].
程序以4B3B,6B5B分別查表的方式實(shí)現(xiàn).解碼后再按順序組合成8位數(shù)據(jù).
程序仿真圖(見圖6)中,adin是編碼之前的8位數(shù)據(jù),設(shè)為逐次加一的計(jì)數(shù)數(shù)據(jù),為了方便比較,圖中用十進(jìn)制表示.編碼后的10位數(shù)據(jù)為data10b,adout是解碼后的數(shù)據(jù).可以看到雖有延遲,解碼后數(shù)據(jù)仍為計(jì)數(shù)數(shù)據(jù).因此程序可以準(zhǔn)確地實(shí)現(xiàn)解碼功能.
圖6 程序仿真圖
光纖通信技術(shù)的發(fā)展與應(yīng)用方興未艾,越來越普及[11];但高等院校的基礎(chǔ)性學(xué)科以及相關(guān)專業(yè)課程的配套性實(shí)驗(yàn)課,卻普遍存在不足、遲后和落伍的現(xiàn)象;這種跟不上形勢(shì)發(fā)展需要的局面,嚴(yán)重的弱化了高等院校的功能與作用,因此研制開發(fā)新型實(shí)驗(yàn)儀器,完善理論與實(shí)驗(yàn)相配套,并密切緊跟當(dāng)今科技發(fā)展的步伐,滿足不同層次的教學(xué)需求,提高高等教學(xué)質(zhì)量,有著積極而重大的意義和作用.另外,全電視信號(hào)中除了視頻信號(hào)外,還包括音頻信號(hào),其聲音信息的有效轉(zhuǎn)換傳輸處理,是應(yīng)用領(lǐng)域中不可缺少的內(nèi)容與完備.除了單向通信外,收發(fā)設(shè)備之間相互進(jìn)行信息交換,實(shí)現(xiàn)雙向通信、完成反向控制功能,在光纖通信應(yīng)用領(lǐng)域中獲得廣泛應(yīng)用和普及.這些課題的技術(shù)性拓展轉(zhuǎn)換,其移植到實(shí)驗(yàn)室的相關(guān)專業(yè)應(yīng)用性的開發(fā),必將有廣闊的發(fā)展前景與市場(chǎng).
[1] 陳克難,劉文紅.使用光纖傳輸信號(hào)波形的技術(shù)[J].儀器儀表學(xué)報(bào),2005,26(8增):537-538.
[2] 李亮,胡一梁,韓瑞珍.基于FPGA的數(shù)字光端機(jī)的設(shè)計(jì)[J].中國(guó)有線電視,2008(9):955-957.
[3] 孫堅(jiān).基于GPIB的光纖收發(fā)器系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].數(shù)字技術(shù)與應(yīng)用,2009(12):22-23.
[4] Carvalho J,Romero R,Melo M,et al.Optical fiber communications:recent contributions in photonic device technology[J].Fiber and Integrated Optics,2005,24(3/4):371-394.
[5] 生安財(cái),孟克.基于CPLD的數(shù)字光端機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J].應(yīng)用科技,2007,34(11):43-45.
[6] 來衛(wèi)國(guó).10位BLVDS串化器DS92LV1023和解串器DS92LV1224的原理及應(yīng)用[J].國(guó)外電子元器件,2002(8):45-47.
[7] 季曉飛,遲澤英,游明俊,等.光纖雙向傳輸系統(tǒng)中數(shù)字光端機(jī)的研制[J].南京理工大學(xué)學(xué)報(bào),2001,25(2):182-185.
[8] 袁本榮,劉萬春,賈云得,等.用Verilog HDL進(jìn)行FPGA設(shè)計(jì)的一些基本方法[J].微計(jì)算機(jī)信息,2004,20(6):93-94,14.
[9] Moretti G.Tool adds power-analysis feature[J].EDN,2004,49(25):15.
[10] 楊云,鄧元慶.基于VHDL的雙校驗(yàn)位8B10B編解碼系統(tǒng)設(shè)計(jì)[J].光通信技術(shù),2005(11):42-45.
[11] Zager M.For fiber the future is now[J].Rural Telecom,2009,28(2):20-24.