組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)的仿真分析

朱宏文

(海南軟件職業(yè)技術(shù)學(xué)院 電子工程系，海南 瓊海 571400)

在組合邏輯電路的分析設(shè)計(jì)中，經(jīng)常將高低電平的變化看做理想化.由于半導(dǎo)體元件都有開關(guān)時(shí)間，所以當(dāng)信號(hào)經(jīng)過邏輯門電路時(shí)會(huì)產(chǎn)生一定的延遲.如果門電路的兩個(gè)輸入信號(hào)同時(shí)向相反的方向發(fā)生跳變（稱之為競(jìng)爭(zhēng)），可能使輸出端產(chǎn)生干擾信號(hào)，即出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)，這是數(shù)字邏輯電路應(yīng)盡力克服的問題.一個(gè)邏輯電路是否存在冒險(xiǎn)，常用代數(shù)判斷法、幾何判斷法和表格判斷法來確定，這幾種方法雖然提供了檢查各種電路競(jìng)爭(zhēng)冒險(xiǎn)的途徑，但往往還需要經(jīng)過實(shí)驗(yàn)的方法檢驗(yàn)，才能最終確定電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象.因此，只有實(shí)驗(yàn)檢查的結(jié)果才能得出最終的結(jié)論，但是真正的實(shí)驗(yàn)觀察法所需實(shí)驗(yàn)設(shè)備較多，操作相對(duì)比較繁瑣，若以Multism為平臺(tái)，則可方便、靈活地進(jìn)行虛擬仿真實(shí)驗(yàn)，更好地檢測(cè)到冒險(xiǎn)競(jìng)爭(zhēng)現(xiàn)象.同時(shí)，也有利于教師進(jìn)行形象生動(dòng)的課堂教學(xué)活動(dòng)，幫助學(xué)生將理論與實(shí)際聯(lián)系起來.

1 理論分析判斷

2 建立仿真電路

2.1 確定輸入信號(hào)

在仿真時(shí)需向邏輯電路輸入端C提供變化的信號(hào).這里變化信號(hào)由Multisim10軟件中的虛擬信號(hào)發(fā)生器提供.打開信號(hào)發(fā)生器屬性框(如圖1所示)，選擇方波信號(hào)，設(shè)置頻率為1 MHz，幅值為5 V.

圖1 信號(hào)發(fā)生器面板圖

2.2 建立仿真電路

Multisim10軟件的元件庫(kù)中有大量的邏輯門可供選擇，這里選擇74HC_6V系列邏輯門和misc digtl庫(kù)中的元件[3]，為了能夠?qū)﹄娐返亩鄠€(gè)信號(hào)同時(shí)進(jìn)行觀察比較，這里選擇4通道的虛擬示波器，分別畫出以A為研究對(duì)象的仿真電路模型和以C為研究對(duì)象的仿真電路模型，分別如圖2和圖3所示.以A為研究對(duì)象的仿真電路模型中，示波器的A通道用來觀察輸入信號(hào)，B通道用來觀察傳輸門G2的輸出，C通道用來觀察傳輸門G3的輸出，D通道用來觀察傳輸門G4的輸出.以C為研究對(duì)象的仿真電路模型中，示波器的A通道用來觀察輸入信號(hào)，B通道用來觀察傳輸門G2的輸出，C通道用來觀察傳輸門G3的輸出，D通道用來觀察傳輸門G4A的輸出.

圖2 以A為研究對(duì)象的仿真電路

圖3 以C為研究對(duì)象的仿真電路

3 仿真實(shí)驗(yàn)

基于輸入信號(hào)的頻率為1 MHz，設(shè)置仿真時(shí)間為100 ns，這樣觀察2個(gè)周期就可以了.運(yùn)行仿真，完成后打開示波器，以A為研究對(duì)象的仿真電路的仿真結(jié)果如圖4所示.

示波器窗口界面中，自上而下依次為A端輸入信號(hào)、傳輸門G2輸出信號(hào)、傳輸門G3輸出信號(hào)、傳輸門G4輸出信號(hào).當(dāng)A端輸入信號(hào)由高電平突變?yōu)榈碗娖綍r(shí)，傳輸門G2由于傳輸延遲的存在，其輸出信號(hào)由高到低的變化相比輸入信號(hào)的變化時(shí)刻出現(xiàn)了延遲.傳輸門G3的輸出同樣也出現(xiàn)了延遲，而且從輸入端到G3的輸出經(jīng)過了U2A、G3兩個(gè)邏輯門，因此G3輸出信號(hào)的延遲比G2輸出信號(hào)的延遲更大，這就是傳輸路徑的不同導(dǎo)致了延遲的不同.由以上分析可知，由于G2輸出信號(hào)由高到低的變化和G3輸出信號(hào)由低到高的變化不是同時(shí)發(fā)生的，存在時(shí)間差，出現(xiàn)了競(jìng)爭(zhēng)，經(jīng)過邏輯門G4后導(dǎo)致了低電平冒險(xiǎn)脈沖的出現(xiàn)，該脈沖的輸出也存在延遲.從圖4中可以較為清楚地觀察到競(jìng)爭(zhēng)冒險(xiǎn)的發(fā)生.

以C為研究對(duì)象的仿真電路的仿真結(jié)果如圖5所示，示波器窗口界面中，自上而下依次為C端輸入信號(hào)、傳輸門G2輸出信號(hào)、傳輸門G3輸出信號(hào)、傳輸門G4輸出信號(hào).當(dāng)C端輸入信號(hào)由高電平突變?yōu)榈碗娖綍r(shí)，傳輸門G2由于傳輸延遲的存在，其輸出信號(hào)由高到低的變化相比輸入信號(hào)的變化時(shí)刻出現(xiàn)了延遲.但G3輸出信號(hào)為零，不存在競(jìng)爭(zhēng)的條件，邏輯門G4的輸出信號(hào)應(yīng)與G2信號(hào)相同，但由于G4也存在延遲，所以G4信號(hào)比G2信號(hào)滯后.

圖4 以A為研究對(duì)象的仿真結(jié)果

圖5 以C為研究對(duì)象的仿真結(jié)果

4 結(jié) 論

本文針對(duì)競(jìng)爭(zhēng)冒險(xiǎn)這一電路實(shí)際運(yùn)行中發(fā)生的現(xiàn)象，在教學(xué)過程中引入Multisim10軟件，利用Multisim10軟件模擬實(shí)際電路的運(yùn)行情況，由此觀察當(dāng)輸入信號(hào)發(fā)生變化時(shí)，電路中各傳輸門的輸出變化及之間的時(shí)序關(guān)系，以更加深入地分析和揭示競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的產(chǎn)生機(jī)理，對(duì)課堂教學(xué)起到了良好的輔助作用.

[1] 趙波. Multisim在競(jìng)爭(zhēng)冒險(xiǎn)教學(xué)中的應(yīng)用[J]. 現(xiàn)代電子技術(shù)，2010(7):166-168.

[2] 鄢峰，盧超. 基于Multisim的競(jìng)爭(zhēng)冒險(xiǎn)仿真分析[J]. 電子科技，2009(12):38-40.

[3] 楊玉龍. 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)與Multisim2001仿真分析[J]. 黔西南民族師范高等專科學(xué)校學(xué)報(bào)，2008(4):108-110.

[4] 胡偉. 組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)的虛擬仿真實(shí)驗(yàn)設(shè)計(jì)[J]. 湖南第一師范學(xué)院學(xué)報(bào)，2010，10(5):152-156.

[5] 田野，孫宏寧，祖大鵬. 基于Multisim V7平臺(tái)的組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)的分析[J]. 哈爾濱師范大學(xué)學(xué)報(bào):自然科學(xué)版，2005，21(4):32-34.

[6] 張京英. 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的判斷和消除[J]. 青海師范大學(xué)學(xué)報(bào):自然科學(xué)版,2003(2):43-44.