組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)的虛擬仿真實(shí)驗(yàn)設(shè)計(jì)

胡偉

（湖南第一師范學(xué)院，湖南 長(zhǎng)沙 410205）

組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)的虛擬仿真實(shí)驗(yàn)設(shè)計(jì)

胡偉

（湖南第一師范學(xué)院，湖南 長(zhǎng)沙 410205）

競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象是組合邏輯電路工作狀態(tài)轉(zhuǎn)換過(guò)程中經(jīng)常出現(xiàn)的現(xiàn)象，而實(shí)驗(yàn)檢測(cè)法是最為可靠的競(jìng)爭(zhēng)冒險(xiǎn)檢測(cè)方法，通過(guò)以Multisim軟件為平臺(tái)進(jìn)行虛擬的仿真實(shí)驗(yàn)，可以形象生動(dòng)地展示競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其消除方法。

組合邏輯電路；競(jìng)爭(zhēng)冒險(xiǎn)；Multisim；虛擬仿真

1.組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)

1.1 組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)

我們?cè)谶M(jìn)行邏輯電路的設(shè)計(jì)和制作時(shí)，常常出現(xiàn)設(shè)計(jì)上沒(méi)有原理性錯(cuò)誤，但實(shí)際構(gòu)成的電路輸出端卻出現(xiàn)違背穩(wěn)態(tài)下邏輯關(guān)系的尖峰脈沖，這是由于在進(jìn)行邏輯設(shè)計(jì)時(shí)都是將構(gòu)成邏輯的元件作為理想的元件進(jìn)行設(shè)計(jì)的。但在實(shí)際中所有的邏輯門都存在傳輸延遲，且不同通路上門的級(jí)數(shù)也不同，所有的信號(hào)從輸入到穩(wěn)定也需要一定的上升時(shí)間和下降時(shí)間。因此，在組合邏輯電路的輸出波形中就出現(xiàn)了違反原設(shè)計(jì)的尖脈沖波形的現(xiàn)象，即競(jìng)爭(zhēng)冒險(xiǎn)。

在組合邏輯電路中，如果由于競(jìng)爭(zhēng)冒險(xiǎn)而產(chǎn)生干擾脈沖，勢(shì)必會(huì)對(duì)敏感負(fù)載產(chǎn)生不良影響，甚至導(dǎo)致誤操作，如干擾脈沖可以使寄存器產(chǎn)生誤操作，丟失儲(chǔ)存的數(shù)據(jù)，還可以使計(jì)數(shù)器產(chǎn)生錯(cuò)誤計(jì)數(shù)等等。競(jìng)爭(zhēng)冒險(xiǎn)有可能引起控制對(duì)象的誤動(dòng)作，導(dǎo)致系統(tǒng)癱瘓，造成事故，所以必須采取措施予以消除。

1.2 組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)的檢測(cè)方法

1.2.1 邏輯函數(shù)法

1.2.2 逐級(jí)真值表法

若是單輸入變量的較大規(guī)模電路，最直觀的方法就是逐級(jí)列出電路的真值表，并找出哪些門的輸入信號(hào)會(huì)發(fā)生競(jìng)爭(zhēng)。然后判斷是否會(huì)在電路的輸出端產(chǎn)生干擾脈沖。這種方法雖然簡(jiǎn)單，但局限性太大，因?yàn)槎鄶?shù)情況下都有兩個(gè)以上輸入變量同時(shí)改變狀態(tài)的可能性。如果輸入變量的數(shù)目很多，就更難于從邏輯函數(shù)式上簡(jiǎn)單地找出所有產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的情況。

1.2.3 卡諾圖法

在組合邏輯電路的輸入變量為多個(gè)變量的情況下，可以利用卡諾圖來(lái)判斷當(dāng)兩個(gè)以上的變量同時(shí)改變狀態(tài)時(shí)，電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。把邏輯函數(shù)化為最小項(xiàng)之和形式，然后得到該邏輯函數(shù)的卡諾圖。若在卡諾圖中存在兩個(gè)相切但不相交的圈（可以是“1”構(gòu)成的圈，也可以是“0”構(gòu)成的圈），則會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象[1]。

1.2.4邏輯模擬法

若輸入變量較多，電路規(guī)模較大，人工進(jìn)行分析非常復(fù)雜，可以采取計(jì)算機(jī)輔助分析的方法（CAA）。即通過(guò)編寫程序代碼，在計(jì)算機(jī)上運(yùn)行數(shù)字電路的模擬程序，以實(shí)現(xiàn)在計(jì)算機(jī)上數(shù)字電路運(yùn)行的模擬，迅速地判斷出電路是否會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象而輸出尖峰脈沖。

1.2.5 實(shí)驗(yàn)觀察法

將組合邏輯電路輸入端的信號(hào)應(yīng)包含的所有可能的輸入狀態(tài)的變化都輸入到示波器，用示波器來(lái)觀察電路的輸出端是否存在因競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象而產(chǎn)生的尖峰脈沖。

以上幾種方法雖然提供了檢查各種電路競(jìng)爭(zhēng)冒險(xiǎn)的途徑，但即使使用計(jì)算機(jī)輔助分析手段檢查過(guò)的電路，往往還需要經(jīng)過(guò)實(shí)驗(yàn)的方法檢驗(yàn)，才能最終確定電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。因?yàn)樵谟糜?jì)算機(jī)軟件模擬數(shù)字電路時(shí)，只能采用標(biāo)準(zhǔn)化的典型參數(shù)，有時(shí)還要做一些近似，得到的模擬結(jié)果有時(shí)和實(shí)際電路的工作狀態(tài)會(huì)有差異。因此，只有實(shí)驗(yàn)檢查的結(jié)果才能得出最終的結(jié)論，但是真正的實(shí)驗(yàn)觀察法所需實(shí)驗(yàn)設(shè)備較多，操作相對(duì)比較繁瑣，我們可以Multisim為平臺(tái)，方便靈活地進(jìn)行虛擬仿真實(shí)驗(yàn)，可以更好地檢測(cè)到冒險(xiǎn)競(jìng)爭(zhēng)現(xiàn)象，同時(shí)，也有利于教師進(jìn)行形象生動(dòng)地課堂教學(xué)活動(dòng)，幫助學(xué)生將理論與實(shí)際聯(lián)系起來(lái)。

2.Multisim虛擬仿真軟件特點(diǎn)

Multisim仿真軟件是一種專門用于電子電路設(shè)計(jì)與仿真的EDA工具軟件，它改變了以往以變量估算和電路實(shí)驗(yàn)為基礎(chǔ)的電路設(shè)計(jì)方法，能完成從電路的仿真設(shè)計(jì)到電路版圖生成的全過(guò)程，從而為電子系統(tǒng)的設(shè)計(jì)、電子產(chǎn)品的開發(fā)和電子系統(tǒng)工程提供了一種全新的手段和便捷的途徑。與其他EDA軟件相比，Multisim仿真軟件具有如下特點(diǎn)[2]：

（一）Multisim具有直觀友好的仿真界面，將電路原理圖的創(chuàng)建、電路的仿真分析和分析結(jié)果的輸出都集成在一起，采用直觀的圖形界面創(chuàng)建電路，在計(jì)算機(jī)屏幕上模仿真實(shí)實(shí)驗(yàn)室的工作臺(tái)，繪制電路圖需要的元器件、電路仿真需要的測(cè)試儀器均可直接從屏幕上選取，整個(gè)操作界面就像一個(gè)實(shí)驗(yàn)工作臺(tái)，與實(shí)際操作近乎相同。無(wú)論是對(duì)工程設(shè)計(jì)的模擬還是對(duì)現(xiàn)場(chǎng)的檢測(cè)都體現(xiàn)出了強(qiáng)大的功能。

（二）Multisim擁有龐大的元器件庫(kù)（如信號(hào)源、電路基本元器件、模擬集成電路、數(shù)字集成電路、指示部件、控制部件等）和大量的仿真測(cè)試儀表（如示波器、萬(wàn)用表、瓦特計(jì)、掃描儀、失真儀、網(wǎng)絡(luò)分析儀、邏輯轉(zhuǎn)換儀、字信號(hào)發(fā)生器等），另外，Multisim 10還增加一些3D虛擬原件，可組成三維立體仿真電路，不僅可以進(jìn)行分析研究，而且這些儀器儀表的外觀和使用與真實(shí)儀器極為相似，可以方便地用于教學(xué)演示。

（三）Multisim具有完備的分析手段。可對(duì)模擬、數(shù)字和射頻電路進(jìn)行各種分析，包括直流工作點(diǎn)分析、交流分析、瞬態(tài)分析、傅里葉分析、噪聲分析、失真分析、參數(shù)掃描分析、溫度掃描分析、零極點(diǎn)分析、傳輸函數(shù)分析、靈敏度分析、最壞情況分析、蒙特卡羅分析、直流掃描分析、批處理分析、用戶定義分析、噪聲圖形分析和射頻分析等17種仿真分析方法，基本上能滿足一般電子電路的分析設(shè)計(jì)要求。

（四）Multisim具有超強(qiáng)的仿真能力。支持模擬電路、數(shù)字電路、模擬/數(shù)字混合電路以及射頻電路的設(shè)計(jì)仿真。既可以分別對(duì)模擬電子系統(tǒng)和數(shù)字電子系統(tǒng)進(jìn)行仿真，也可以對(duì)數(shù)字電路和模擬電路混合在一起的電子系統(tǒng)進(jìn)行仿真分析。Multisim 10還引入了單片機(jī)仿真內(nèi)容，支持匯編語(yǔ)言和C語(yǔ)言，使得虛擬仿真顯得更加靈活實(shí)用。

3.基于Multisim 10的競(jìng)爭(zhēng)冒險(xiǎn)虛擬仿真實(shí)驗(yàn)

在數(shù)字電路中競(jìng)爭(zhēng)冒險(xiǎn)對(duì)數(shù)字電路有諸多的危害，那么我們可以通過(guò)以下幾種方法消除競(jìng)爭(zhēng)冒險(xiǎn)。

3.1 修改邏輯設(shè)計(jì)消除法的虛擬仿真實(shí)驗(yàn)

在圖1a中，根據(jù)組合邏輯電路輸出F=AB+BC，由于A=C=1，則F=B+B=1，即無(wú)論輸入信號(hào)如何變化，輸出F應(yīng)恒為高電平。但是通過(guò)虛擬仿真實(shí)驗(yàn)可以發(fā)現(xiàn)，在輸入信號(hào)的下降沿，電路有負(fù)的窄脈沖輸出，此為競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，如圖1b所示。我們可以通過(guò)增加冗余項(xiàng)AC，將其函數(shù)修改為F=AB+BC+AC，如圖1c所示。同樣，在A=C=1的情況下，無(wú)論信號(hào)如何變化，輸出始終保持為高電平，并且通過(guò)實(shí)驗(yàn)可以觀察到，經(jīng)過(guò)增加冗余項(xiàng)，改變邏輯設(shè)計(jì)后的輸出已經(jīng)沒(méi)有窄脈沖了，而是恒定的電平，如圖1d所示[3]。

圖1 修改邏輯設(shè)計(jì)消除法的虛擬仿真實(shí)驗(yàn)

用增加多余項(xiàng)的方法修改邏輯設(shè)計(jì)，可以消除一些競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，但是，這種方法的適用范圍是有限的，修改后的電路有可能會(huì)出現(xiàn)新的冒險(xiǎn)競(jìng)爭(zhēng)現(xiàn)象。

3.2 引入脈沖消除法的虛擬仿真實(shí)驗(yàn)

引入脈沖可以分為引入封鎖脈沖和引入選通脈沖兩種方式。引入封鎖脈沖是通過(guò)在門電路的輸入端加一封鎖脈沖，要求封鎖脈沖與輸入信號(hào)的狀態(tài)轉(zhuǎn)換同步，且封鎖脈沖的寬度大于或等于電路從一個(gè)穩(wěn)定狀態(tài)到另一個(gè)穩(wěn)定所需要的時(shí)間。那么，在信號(hào)狀態(tài)轉(zhuǎn)換的時(shí)間內(nèi)，將可能產(chǎn)生尖峰脈沖輸出的門封鎖，電路的輸出就不會(huì)出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。而引入選通脈沖，則是在電路的輸入端引入一個(gè)取樣脈沖，由于取樣脈沖的作用時(shí)間取在電路達(dá)到新的穩(wěn)定狀態(tài)之后，使電路的輸出端不會(huì)出現(xiàn)尖峰脈沖。在此，我們通過(guò)Multisim仿真通過(guò)引入封鎖脈沖來(lái)消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。

如圖2a組合邏輯電路，邏輯函數(shù)F=AB·AC，由于B=C=1，所以F=A·A=1，說(shuō)明輸出端的電平應(yīng)恒為1，保持高電平。通過(guò)虛擬實(shí)驗(yàn)觀察，發(fā)現(xiàn)輸出信號(hào)有窄負(fù)脈沖，如圖2b所示，說(shuō)明有競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，我們可通過(guò)圖2c中的方式引入封鎖脈沖來(lái)消除。通過(guò)圖2b可以觀察到競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象是出現(xiàn)在信號(hào)脈沖源V3變化的負(fù)邊沿時(shí)刻，若在此時(shí)刻的或門的一輸入端輸入高電平，那無(wú)論此時(shí)或門的另外一輸入端（即圖2a原輸出端）為何值，輸出端都為高電平，這就完成了此時(shí)刻對(duì)輸出的封鎖，即使有競(jìng)爭(zhēng)現(xiàn)象也能保證在最終的輸出端維持高電平。因此，在虛擬實(shí)驗(yàn)中，我們?cè)趫D2c中加入了封鎖脈沖源V1，該脈沖源僅在信號(hào)脈沖源V3的負(fù)邊沿時(shí)刻（即出現(xiàn)競(jìng)爭(zhēng)時(shí)刻）的前后短時(shí)間內(nèi)產(chǎn)生窄脈沖來(lái)封鎖或門，使最終輸出維持在高電平，從而達(dá)到消除競(jìng)爭(zhēng)冒險(xiǎn)的效果，實(shí)驗(yàn)結(jié)果如圖2d所示。

圖2 引入脈沖消除法的虛擬仿真實(shí)驗(yàn)

通過(guò)引入脈沖消除競(jìng)爭(zhēng)冒險(xiǎn)的方法簡(jiǎn)單易行，而且不需要增加電路元件，但選通信號(hào)的作用時(shí)間和極性等一定要合適，若時(shí)間過(guò)長(zhǎng)，會(huì)影響到電路的非競(jìng)爭(zhēng)冒險(xiǎn)時(shí)間段正常輸出而產(chǎn)生錯(cuò)誤的結(jié)果。

另外，對(duì)于速度較慢的組合邏輯電路，由于競(jìng)爭(zhēng)冒險(xiǎn)而產(chǎn)生的尖峰脈沖一般情況下很窄，所以可采用在電路輸出端并聯(lián)電容的方法消除尖峰脈沖，并用門電路的輸出端電阻和電容構(gòu)成低通濾波器，對(duì)很窄的尖峰脈沖能起到平波的作用，消除干擾脈沖。雖然此方法簡(jiǎn)單易行，但增加了輸出電壓波形的上升時(shí)間和下降時(shí)間，是波形變壞，接入電容具體值較難確定，要通過(guò)實(shí)驗(yàn)來(lái)測(cè)試[4]。

4.結(jié)束語(yǔ)

利用軟件Multisim構(gòu)建虛擬仿真模擬實(shí)驗(yàn)平臺(tái)，可讓學(xué)生模擬操作使用。該實(shí)驗(yàn)不但簡(jiǎn)單易行，具有交互性、可操作性，真實(shí)感與實(shí)際的儀器基本相同，元件選擇范圍廣泛，數(shù)修改方便。通過(guò)該實(shí)驗(yàn)不但能夠清晰地觀察到實(shí)際實(shí)驗(yàn)中難以觀察到的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，而且可以方便地通過(guò)實(shí)驗(yàn)方法消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，理論聯(lián)系實(shí)際，能極大地提高教學(xué)效果。也為真實(shí)的實(shí)驗(yàn)打下基礎(chǔ)，避免實(shí)際操作中元件的損耗，使電路調(diào)試快捷方便，減少儀器設(shè)備的損壞，提高了教學(xué)質(zhì)量[5]。

[1]張京英.組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的判斷和消除 [J].青海師范大學(xué)學(xué)報(bào)：自然科學(xué)版，2003，（2）：43-44.

[2]黃培根，任清褒.Multisim 10計(jì)算機(jī)虛擬仿真實(shí)驗(yàn)室[M].北京：電子工業(yè)出版社，2008.

[3]從宏壽，李紹銘.電子設(shè)計(jì)自動(dòng)化——Multisim在電子電路與單片機(jī)中的應(yīng)用[M].北京：清華大學(xué)出版社，2008.

[4]閻石.數(shù)字電子技術(shù)基礎(chǔ)（第四版）[M].北京：高等教育出版社，1998.

[5]田野，孫宏寧，祖大鵬.基于Multismi V7平臺(tái)的組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)的分析[J].哈爾濱師范大學(xué)自然科學(xué)學(xué)報(bào),2004,（4）.

Design of Virtual Simulation for Race and Hazard in Combinational Logic Circuit

HU Wei
（Hunan First Normal University，Changsha，Hunan 410205）

Race and hazard is a common phenomenon in the working state transition process of combinational logic circuit.The method of experiment examination is the most reliable one.By virtual simulation based on Multisim，the race and hazard phenomenon and elimination are displayed vividly.

combinational logic circuit；race and hazard；Multisim；virtual simulation

TN791

A

1674-831X（2010）05-0152-05

2010-08-20

湖南第一師范學(xué)院院級(jí)課題（XYS09N06）

胡 偉（1978- ），男，湖南瀏陽(yáng)人，湖南第一師范學(xué)院講師，碩士。

[責(zé)任編輯：葛春蕃]