某機(jī)載雷達(dá)虛警的解決方法*

楊昌福,王 堅(jiān)2,周敏琦

(1.中國西南電子技術(shù)研究所，成都610036；2.總參陸航部成都地區(qū)軍事代表室，成都610036)

1 問題描述

某機(jī)載雷達(dá)設(shè)備在外場試飛的一次檢飛過程中，發(fā)現(xiàn)設(shè)備存在虛警。進(jìn)行了多次現(xiàn)場試驗(yàn)，先后排除了現(xiàn)場電磁環(huán)境、機(jī)上其它電子設(shè)備及其電纜等可能引入的干擾。

為進(jìn)一步定位故障點(diǎn)，我們用備份雷達(dá)進(jìn)行了對(duì)比試驗(yàn)，在相同的電磁環(huán)境中備份雷達(dá)未出現(xiàn)虛警。隨后進(jìn)行設(shè)備互換性試驗(yàn)，即用備份雷達(dá)的收發(fā)處理機(jī)和功率放大器分別替換裝機(jī)雷達(dá)的相應(yīng)部分，試驗(yàn)結(jié)果發(fā)現(xiàn)引起虛警的故障點(diǎn)位于裝機(jī)雷達(dá)的收發(fā)處理機(jī)內(nèi)部。

2 故障分析與定位

在排除了外部干擾和設(shè)備互換性試驗(yàn)驗(yàn)證的情況下，工作重點(diǎn)就放在裝機(jī)雷達(dá)收發(fā)處理機(jī)內(nèi)部進(jìn)行故障分析和定位。

故障定位流程如圖1所示。

圖1 故障定位流程圖

具體故障排查流程按照以下步驟進(jìn)行：

(1)按照單元技術(shù)要求對(duì)收發(fā)處理機(jī)內(nèi)部激勵(lì)單元、接收機(jī)、本振源、控制單元、信號(hào)處理單元分別進(jìn)行檢查，對(duì)出現(xiàn)信號(hào)輸出異常的單元做進(jìn)一步的分析和故障定位，如表1所示。

表1 故障排查項(xiàng)目表

從表1中可以看出，激勵(lì)單元、接收機(jī)、本振源、控制單元經(jīng)過單獨(dú)檢測，沒有發(fā)現(xiàn)故障。

(2)設(shè)備按照裝機(jī)狀態(tài)加電對(duì)外發(fā)射大功率微波信號(hào)，在接收端接收回波信號(hào)，按照系統(tǒng)信號(hào)流程對(duì)各單元的輸出信號(hào)進(jìn)行檢測和分析，直到信號(hào)處理的FPGA數(shù)據(jù)輸出。

在經(jīng)過以上步驟的檢查后，可以確定虛警問題最有可能來自信號(hào)處理部分，所以進(jìn)一步的排查目標(biāo)為信號(hào)處理部分。

在設(shè)備加電發(fā)射的情況下，我們分兩步來分析隔離問題所在；第一步檢測A/D采樣后的雷達(dá)回波數(shù)據(jù)，第二步檢測FPGA緩存打包之后的數(shù)據(jù)。

我們用VISUAL-DSP軟件開發(fā)器對(duì)接收機(jī)I/Q信號(hào)經(jīng)過AD采樣后的數(shù)據(jù)進(jìn)行讀取和分析，未發(fā)現(xiàn)數(shù)據(jù)有失真的情況。在觀察FPGA讀取AD單元采樣數(shù)據(jù)后并緩存打包后的數(shù)據(jù)時(shí)，發(fā)現(xiàn)目標(biāo)檢測單元中FPGA讀取的數(shù)據(jù)不穩(wěn)定：在同一距離單元的一個(gè)CPI內(nèi)的數(shù)據(jù)存在跳變(正常情況下同一距離單元的數(shù)據(jù)相對(duì)穩(wěn)定)，數(shù)據(jù)跳變的位置不確定，數(shù)據(jù)跳變的次數(shù)約1～2次，這樣的數(shù)據(jù)跳變可能會(huì)導(dǎo)致設(shè)備虛警，還要結(jié)合其它的分析結(jié)果進(jìn)行證實(shí)。

圖2為FPGA讀取的數(shù)據(jù)產(chǎn)生跳變的瞬間圖形。

圖3為數(shù)據(jù)跳變后的原始頻譜，可以看出，頻譜在低速通道有較大的展寬。

圖3 數(shù)據(jù)跳變后的頻譜圖

從圖3中可以看到，低頻端的譜線明顯抬高，20頻率通道以下的頻譜抬高情況比較嚴(yán)重。在試飛試驗(yàn)中配置的協(xié)同目標(biāo)，其速度頻率基本上都是低于20頻率通道的速度，設(shè)備為了能夠檢測到這些低速協(xié)同目標(biāo)，只能將速度通道門限開得低于20，實(shí)際在第10速度通道左右，這樣低端抬高的頻譜分量也會(huì)進(jìn)入下一級(jí)譜估計(jì)處理過程之中，會(huì)得出有目標(biāo)的結(jié)論[1]。

經(jīng)過以上分析，可以確定設(shè)備出現(xiàn)虛警問題的原因就是：裝機(jī)雷達(dá)收發(fā)處理機(jī)信號(hào)處理部分FPGA數(shù)據(jù)跳變引起頻譜低端展寬，在給定的試飛試驗(yàn)條件下，導(dǎo)致在雷達(dá)檢測通道內(nèi)形成虛警目標(biāo)。

3 機(jī)理分析

3.1 信號(hào)處理部分基本工作原理

圖4為信號(hào)處理簡圖，整個(gè)信號(hào)處理的工作流程是：A/D變換器把信道分機(jī)輸出的I、Q正交視頻信號(hào)由模擬信號(hào)變?yōu)閿?shù)字信號(hào)，并把變換后的數(shù)據(jù)送到FPGA，并在FPGA內(nèi)對(duì)數(shù)據(jù)進(jìn)行預(yù)處理，把相加后的數(shù)據(jù)以DMA方式送到DSP，然后在DSP內(nèi)對(duì)數(shù)據(jù)進(jìn)行處理(如FFT、非相參積累、恒虛警處理、目標(biāo)判決等)，隨后把目標(biāo)參數(shù)傳到FPGA進(jìn)行緩存，最后接口控制部分把目標(biāo)參數(shù)(包括目標(biāo)方位、距離、速度和截?fù)魰r(shí)間)傳到外部系統(tǒng)[2]。

圖4 信號(hào)處理框圖

3.2 故障原因分析

如圖4所示，雷達(dá)回波信號(hào)經(jīng)過接收機(jī)處理，產(chǎn)生I、Q兩路視頻信號(hào)經(jīng)AD單元變換后，送入動(dòng)目標(biāo)檢測單元FPGA緩存打包，再通過DSP的鏈路口送入DSP進(jìn)行處理，如果FPGA讀取數(shù)據(jù)的時(shí)鐘不穩(wěn)定，在讀取一個(gè)主觸發(fā)信號(hào)周期的雷達(dá)回波數(shù)據(jù)時(shí)就會(huì)漏掉一個(gè)距離單元的數(shù)據(jù)，在進(jìn)行數(shù)據(jù)矩陣轉(zhuǎn)換的過程中使得數(shù)據(jù)錯(cuò)位而發(fā)生跳變。對(duì)發(fā)生跳變數(shù)據(jù)進(jìn)行譜分析時(shí)，低頻端的譜線會(huì)明顯抬高(類似sinc函數(shù))，會(huì)導(dǎo)致雷達(dá)對(duì)低速目標(biāo)檢測的虛警率偏高。

可以判斷： FPGA讀數(shù)時(shí)鐘的相關(guān)軟件部分存在一定的不可靠性，使得該時(shí)鐘有抖動(dòng)的情況。一旦該時(shí)鐘的抖動(dòng)值超出了容限范圍之外，就會(huì)發(fā)生漏讀數(shù)據(jù)的情況，從而在后續(xù)的數(shù)據(jù)處理中出錯(cuò)，產(chǎn)生虛警。

4 驗(yàn)證/復(fù)現(xiàn)試驗(yàn)

4.1 驗(yàn)證試驗(yàn)分析

按照裝機(jī)試飛狀態(tài)對(duì)設(shè)備進(jìn)行了全面檢測，在信號(hào)處理板上加入了VISUAL-DSP開發(fā)器，用于檢測FPGA讀入的數(shù)據(jù)，并且可以實(shí)時(shí)觀測到DSP頻譜處理的結(jié)果。

圖5為復(fù)現(xiàn)/驗(yàn)證試驗(yàn)測試框圖。

圖5 信號(hào)處理測試框圖

在驗(yàn)證試驗(yàn)中，對(duì)FPGA讀數(shù)時(shí)鐘產(chǎn)生軟件部分進(jìn)行更改，對(duì)讀數(shù)時(shí)鐘信號(hào)做再鎖定處理，提高讀數(shù)時(shí)鐘的穩(wěn)定性，避免在讀取一個(gè)主觸發(fā)信號(hào)周期的雷達(dá)回波數(shù)據(jù)時(shí)漏掉一個(gè)距離單元的數(shù)據(jù)，使得DSP進(jìn)行數(shù)據(jù)矩陣轉(zhuǎn)換時(shí)數(shù)據(jù)不會(huì)因?yàn)殄e(cuò)位而發(fā)生跳變，避免譜分析時(shí)低頻端的譜線明顯提高。

圖6為實(shí)施讀數(shù)時(shí)鐘鎖定處理后的FPGA讀取數(shù)據(jù)。

圖6 時(shí)鐘鎖定處理后FPGA讀取數(shù)據(jù)圖

以及實(shí)時(shí)觀測到的數(shù)據(jù)頻譜如圖7所示。

圖7 時(shí)鐘鎖定處理后的頻譜圖

從圖6和圖7可以看出，讀數(shù)時(shí)鐘經(jīng)過再鎖定處理之后，F(xiàn)PGA讀出的AD數(shù)據(jù)不再有跳變，數(shù)據(jù)頻譜也恢復(fù)正常值，同時(shí)終端屏幕上也沒有再出現(xiàn)虛警。

4.2 復(fù)現(xiàn)試驗(yàn)

為驗(yàn)證故障定位的準(zhǔn)確性和故障機(jī)理分析的正確性，以及采取的改進(jìn)措施的有效性，我們將FPGA程序改回到未作更改的狀態(tài)，進(jìn)行故障復(fù)現(xiàn)，經(jīng)再次加電驗(yàn)證，得到的結(jié)果和故障定位時(shí)一樣，存在數(shù)據(jù)跳變，數(shù)據(jù)頻譜有低頻端擴(kuò)展的情況。

5 結(jié)論

從以上驗(yàn)證試驗(yàn)和復(fù)現(xiàn)試驗(yàn)的結(jié)果可以看出，F(xiàn)PGA讀數(shù)時(shí)鐘信號(hào)抖動(dòng)就是造成特定試驗(yàn)條件下雷達(dá)虛警的直接原因。為了消除這種不穩(wěn)定帶來的影響，我們對(duì)讀數(shù)時(shí)鐘信號(hào)產(chǎn)生進(jìn)行了優(yōu)化，加入信號(hào)鎖定處理，消除信號(hào)的不穩(wěn)定狀態(tài)，解決了雷達(dá)虛警問題。

參考文獻(xiàn)：

[1] Albert A Black.Pulse Doppler for Missile Approach Warning[J].Journal of Electronic Defense,1991，14(8):23-26.

[2] George Stimson.機(jī)載雷達(dá)導(dǎo)論[M].吳漢平,等，譯.北京:電子工業(yè)出版社,2005.

George Stimson.Airborne Radar [M].Translated by WU Han-ping，et al.Beijing:Publishing House of Electronic Technology,2005.(in Chinese)