基于FPGA的斯特林制冷機(jī)控制系統(tǒng)

朱 鵬 傅雨田

1 引言

近年來，斯特林制冷機(jī)在設(shè)計(jì)和工藝技術(shù)上都有了較大突破，尤其是分置式結(jié)構(gòu)、間隙密封、柔性板彈簧支撐、線性直線電機(jī)驅(qū)動(dòng)、主動(dòng)減振等技術(shù)的突破使得斯特林制冷機(jī)獲得快速的發(fā)展。由于斯特林制冷機(jī)具有工作范圍寬、啟動(dòng)快、效率高、操作簡便等優(yōu)點(diǎn)，國內(nèi)外已將斯特林制冷機(jī)廣泛應(yīng)用于空間領(lǐng)域［1］。

傳統(tǒng)的斯特林制冷機(jī)控制系統(tǒng)，多采用單片機(jī)作為核心控制器件，這些控制器運(yùn)算速度慢，抗干擾能力差，復(fù)位不可靠，存在程序“跑飛”的風(fēng)險(xiǎn)。FPGA內(nèi)部是全并行體系結(jié)構(gòu)，有著運(yùn)行速度快、編程調(diào)試方便、集成度高等優(yōu)點(diǎn)，非常適用于變頻系統(tǒng)實(shí)現(xiàn)脈寬調(diào)制;且FPGA使用硬件實(shí)現(xiàn)運(yùn)算，抗干擾能力強(qiáng)，不存在程序跑飛的風(fēng)險(xiǎn);通過使用IP核，可以在FPGA內(nèi)部模擬單片機(jī)結(jié)構(gòu)，實(shí)現(xiàn)較復(fù)雜算法的運(yùn)算，集成度高，方便快捷。

本設(shè)計(jì)針對進(jìn)口的牛津型分置式斯特林制冷機(jī)，膨脹機(jī)采用氣動(dòng)式膨脹腔結(jié)構(gòu)，壓縮機(jī)采用對置式雙直線電機(jī)結(jié)構(gòu)，壓縮機(jī)活塞與冷頭排出器的運(yùn)動(dòng)相位差固定，壓縮機(jī)工作頻率固定為50 Hz。為了實(shí)現(xiàn)對其溫度閉環(huán)控制，設(shè)計(jì)了使用FPGA作為核心控制器的制冷機(jī)控制方案，著重介紹對壓縮機(jī)雙直線電機(jī)的驅(qū)動(dòng)控制。

2 控制系統(tǒng)結(jié)構(gòu)

控制系統(tǒng)的核心控制器件采用Actel公司生產(chǎn)的ProASIC PLUS系列FPGA，負(fù)責(zé)總線接口、溫度數(shù)據(jù)采集處理、PID控制算法的實(shí)現(xiàn)以及SPWM波形的產(chǎn)生。整個(gè)設(shè)計(jì)除溫度測量電路外，全部由數(shù)字電路組成，抗干擾能力強(qiáng)，可應(yīng)用于航天領(lǐng)域。

控制系統(tǒng)的框圖如圖1所示，溫度探測電路負(fù)責(zé)給溫度二極管提供1 mA的穩(wěn)恒電流，并讀取溫度二極管上的電壓信號(hào);溫度電壓信號(hào)經(jīng)過放大電路放大后再經(jīng)AD轉(zhuǎn)換，送入FPGA中作為PID模塊的輸入?yún)⒘窟M(jìn)行運(yùn)算處理。光電耦合電路負(fù)責(zé)前端控制器電路與后端功率驅(qū)動(dòng)電路的隔離，同時(shí)起到保護(hù)核心控制器和隔離干擾的作用。功率驅(qū)動(dòng)電路采用逆變H橋電路，由智能功率模塊(IPM)驅(qū)動(dòng)4個(gè)功率MOSFET，產(chǎn)生雙極性SPWM電壓波形，同時(shí)給壓縮機(jī)的兩個(gè)直線電機(jī)供電［2-3］。

圖1 控制系統(tǒng)框圖Fig.1 Control system framework

本系統(tǒng)中控制量為壓縮機(jī)中直線電機(jī)的行程，可以通過控制電機(jī)兩端電壓來實(shí)現(xiàn);反饋量為制冷機(jī)冷頭的溫度。為實(shí)現(xiàn)對溫度的精確控制，需要對系統(tǒng)的熱動(dòng)力特性做一定的了解，并反映到控制器PID算法的參數(shù)整定中。

3 SPWM波形的生成

直線電機(jī)采用電壓型SPWM波形驅(qū)動(dòng)，而SPWM波形使用直接數(shù)字頻率合成技術(shù)(DDS)、用不對稱規(guī)則采樣法產(chǎn)生。DDS技術(shù)是從相位概念出發(fā)直接合成所需要波形的一種新的頻率合成技術(shù)，可以根據(jù)要求產(chǎn)生不同頻率的正弦波，本設(shè)計(jì)中用于產(chǎn)生固定頻率為50 Hz的正弦波。不對稱規(guī)則采樣法是既在三角波的頂點(diǎn)對稱軸位置采樣，又在三角波的底點(diǎn)對稱軸位置采樣，也就是每個(gè)載波周期采樣兩次，這樣形成的階梯波與正弦波的逼近程度會(huì)大大提高。由于采用的智能功率模塊(IPM)的輸出特性，最終加在電機(jī)兩端的電壓是雙極性SPWM電壓波形［4］。

SPWM波形發(fā)生器在FPGA中實(shí)現(xiàn)，功能模塊如圖2所示。FPGA中的SPWM模塊包括總線接口模塊、系統(tǒng)時(shí)鐘模塊、三角載波發(fā)生器、取樣地址發(fā)生器、正弦波取樣模塊、數(shù)字比較器模塊、脈沖刪除模塊。

圖2 SPWM波形發(fā)生器Fig.2 SPWM wave generator

三角載波發(fā)生器采用簡單的加減計(jì)數(shù)器實(shí)現(xiàn)，載波頻率與系統(tǒng)時(shí)鐘頻率和計(jì)數(shù)器范圍有關(guān)。設(shè)計(jì)中采用將三角波中位線上移的方法，以避免負(fù)數(shù)的運(yùn)算。9位寄存器從0加計(jì)數(shù)到511，再從511減計(jì)數(shù)到0，實(shí)現(xiàn)一個(gè)周期的三角波，不斷循環(huán)就形成中位線位置為256的連續(xù)三角波。

正弦波的產(chǎn)生采用DDS設(shè)計(jì)思想，將完整的正弦波離散化，采樣1 024個(gè)點(diǎn)，存儲(chǔ)到片外的EEPROM中，使用時(shí)通過設(shè)定的存儲(chǔ)器地址讀取需要的正弦值;為節(jié)省存儲(chǔ)器資源，也可根據(jù)正弦波的對稱性，采樣半個(gè)周期的正弦波，實(shí)際設(shè)計(jì)時(shí)再進(jìn)行取負(fù)處理。通過改變?nèi)拥刂返淖兓介L，就可以改變正弦波調(diào)制波的頻率，從而實(shí)現(xiàn)不同頻率的SPWM波形。

取樣得到的正弦波值先與調(diào)制深度相乘，再加上256，然后送入到數(shù)字比較器與實(shí)時(shí)生成的三角載波進(jìn)行時(shí)鐘同步比較，當(dāng)正弦波數(shù)值大于或等于三角波數(shù)值時(shí)，比較器輸出高電平;反之，比較器輸出低電平。

由于直接比較生成的SPWM波形會(huì)在正弦調(diào)制波的波峰和波谷產(chǎn)生很窄的脈沖，這些脈沖會(huì)導(dǎo)致H橋中功率MOSFET的頻繁開關(guān)，增加了系統(tǒng)功率損耗的同時(shí)，也減少了開關(guān)管的壽命。因此，有必要?jiǎng)h除這些窄脈沖。通過計(jì)算功率MOSFET的開關(guān)時(shí)間，確定脈沖寬度的閾值，設(shè)定脈沖刪除字的大小，刪除小于閾值的窄脈沖。

圖3是調(diào)制深度分別為λ=0.75和0.9時(shí)得到的仿真圖，spwmdata是窄脈沖刪除前的波形，spwmout是窄脈沖刪除后的波形?？梢钥闯?，在λ=0.75時(shí)的波形圖中，脈沖寬度都沒有小于閾值，因此沒有刪除窄脈沖;而λ=0.9時(shí)的波形圖中，在正弦調(diào)制波的波峰和波谷處的窄脈沖都被刪除。

圖3 調(diào)制深度為λ=0.75和λ=0.9時(shí)的仿真圖Fig.3 Simulation waveform when modulation depth λ=0.75 and λ=0.9

進(jìn)行功能仿真后，將程序通過Actel公司的Libero IDE v8.5綜合布局，加載到 ProASIC PLUS系列FPGA中，進(jìn)行硬件驗(yàn)證。圖4是調(diào)制深度分別為λ=0.75和0.9時(shí)在H橋兩側(cè)用示波器得到的SPWM波形圖，通道ch1和通道ch2測量的分別是H橋兩側(cè)電機(jī)接線端的波形。圖中ch1和ch2的波形完全反相，說明在半個(gè)周期內(nèi)同一橋臂的兩個(gè)MOS管都是反復(fù)開關(guān)，最終H橋輸出的電壓為雙極性SPWM波形。同仿真結(jié)果相同，λ=0.75時(shí)的波形圖中窄脈沖沒有被刪除;在λ=0.9時(shí)，正弦調(diào)制波的波峰和波谷處的窄脈沖被刪除，驗(yàn)證了窄脈沖刪除模塊的功能特性。

圖4 調(diào)制深度為λ=0.75和λ=0.9時(shí)H橋兩側(cè)輸出波形圖Fig.4 H-Bridge output waveform when modulation depth λ=0.75 and λ=0.9

4 溫度PID控制

要使得制冷機(jī)工作性能穩(wěn)定，必須對制冷機(jī)運(yùn)行過程中的參數(shù)進(jìn)行測量和控制。不同斯特林制冷機(jī)的結(jié)構(gòu)不同，熱力學(xué)特性有差異，參數(shù)具有不確定性，僅僅使用硬件電路實(shí)現(xiàn)具有很大的局限性。本設(shè)計(jì)中采用FPGA作為核心控制器，F(xiàn)PGA穩(wěn)定性強(qiáng)，可以內(nèi)部模擬80C51單片機(jī)，通過硬件實(shí)現(xiàn)復(fù)雜的數(shù)據(jù)運(yùn)算，通過軟件實(shí)現(xiàn)參數(shù)可變的溫度控制算法［5］。

PID算法是最常用、簡單且成熟的算法。數(shù)字PID算法分為位置式PID控制算法和增量式PID控制算法，前者為全量輸出，直接控制執(zhí)行機(jī)構(gòu)的位置，且與過去狀態(tài)有關(guān)，計(jì)算復(fù)雜;后者輸出為執(zhí)行機(jī)構(gòu)位置增量，實(shí)現(xiàn)起來簡單，可大大減少控制器的計(jì)算量，設(shè)計(jì)中采用后者進(jìn)行計(jì)算。

通過積分分離、自適應(yīng)等方法對基本的數(shù)字PID算法進(jìn)行改進(jìn)，使得制冷機(jī)啟動(dòng)速度加快，降溫迅速，且可大大提高系統(tǒng)的溫度控制穩(wěn)定性。

本設(shè)計(jì)中使用FPGA實(shí)現(xiàn)數(shù)字增量式PID算法，可分為如圖5所示的溫度數(shù)據(jù)采集模塊、偏差計(jì)算模塊、PID計(jì)算模塊、自適應(yīng)參數(shù)模塊、數(shù)字加法模塊，其中PID計(jì)算模塊又可細(xì)分為比例模塊、積分模塊和微分模塊。

圖5 數(shù)字PID算法模塊Fig.5 Digital PID module

溫度數(shù)據(jù)采集模塊讀取AD轉(zhuǎn)換器輸入的溫度數(shù)據(jù)，并與溫度設(shè)定值進(jìn)行比較，得到溫度數(shù)據(jù)的偏差值。自適應(yīng)參數(shù)模塊通過比較偏差值的大小，改變數(shù)字增量式PID算法中的比例、積分和微分參數(shù)，改善系統(tǒng)的響應(yīng)速度和精度。PID計(jì)算模塊通過對溫度偏差的比例、積分、微分運(yùn)算，得到對控制量的改變值，與上次輸出結(jié)果相加后得到控制量的大小，本設(shè)計(jì)中控制量為SPWM波形的調(diào)制深度λ。

5 結(jié)論

使用FPGA分別生成SPWM波形和實(shí)現(xiàn)數(shù)字PID算法在很多文獻(xiàn)中都有論述，但把兩者統(tǒng)一在一片F(xiàn)PGA中還很少有文獻(xiàn)提及。本設(shè)計(jì)中使用一片F(xiàn)PGA實(shí)現(xiàn)斯特林制冷機(jī)的溫度閉環(huán)控制系統(tǒng)，同時(shí)實(shí)現(xiàn)SPWM波形發(fā)生器和數(shù)字PID控制器。FPGA實(shí)現(xiàn)的SPWM波形時(shí)序性好，波形穩(wěn)定，抗干擾能力強(qiáng);與時(shí)鐘同步的數(shù)字PID算法能進(jìn)行并行運(yùn)算，具有快速、高效的特性。由于FPGA的高穩(wěn)定性和可靠性，使得本設(shè)計(jì)能夠應(yīng)用在空間斯特林制冷機(jī)的溫度閉環(huán)控制中。

1 陳國邦，顏鵬達(dá)，李金壽.斯特林低溫制冷機(jī)的研究與發(fā)展［J］.低溫工程，2006(5):1-10.

2 賈旭鵬，姜繼善，于秀明，等.斯特林制冷機(jī)溫度閉環(huán)控制系統(tǒng)的探討［J］.真空與低溫，2006(9):176-179.

3 李元明，于秀明，賈旭鵬.基于DSP的星載小型化斯特林制冷機(jī)控制器設(shè)計(jì)［J］.真空與低溫，2007(3):35-37.

4 楊旭東，張 強(qiáng)，韓雪晶.SPWM的FPGA實(shí)現(xiàn)方法［J］.微計(jì)算機(jī)信息，2006(22):146-148.

5 白瑞林，江呂鋒，王 建.基于FPGA的模糊自整定PID控制器的研究［J］.儀器儀表學(xué)報(bào)，2005(8):338-738.